DSP28335原理图

PWM一、什么是PWM？PWM就是根据面积等效原理，通过对一系列脉冲的宽度进行调制，来等效地获得所需要的波形。

脉冲的宽度按正弦规律变化而和正弦波等效的PWM波形，称为SPWM。

调制系数：m=调制波幅度/载波幅度。

在保持载波幅度一定的情况下，通过改变调制波幅度，即改变调制系数，可以在直流侧电压一定的条件下，调节输出交流基波电压有效值大小。

通过改变调制波的幅度，可以实现PWM逆变电路的变压。

载波比：N=载波频率/调制波频率。

根据载频三角波和调制波是否同步及载波比的变化情况，PWM调制方式可分为同步调制、异步调制和分段同步调制。

二、两种常见的PWM波形：1、三点式（单极性、三电平）2、两点式（双极性、两电平）三、实现方法1、硬件调制法用模拟电路构成三角波载波和正弦调制波发生电路，用比较器来确定它们的交点，在交点时刻对开关器件的通断进行控制，就可以生成SPWM波。

2、软件生成法（1）自然采样法以正弦波为调制波,等腰三角波为载波进行比较，在两个波形的自然交点时刻控制开关器件的通断，这就是自然采样法。

其求解复杂，难以在实时控制中在线计算，工程应用不多。

（2）规则采样法（对称）经推导，设一个正弦波周期采样N 个点，则每个采样周期内的脉冲宽度为)2sin 1(2N k a T c πδ+=，k=1，2，3，…，N-1。

若时基计数器工作在向上向下计数模式，设周期寄存器PRD 的值为M ，每个计数脉冲周期为t ，则t M T c ⨯=2，脉冲宽度为)2sin 1(N k a t M πδ+⨯⨯=。

D 点值为)2sin 1(22Nk a M t πδ+⨯=，即为比较寄存器的值。

四、控制电路采用180°导电型方波控制方式，同一相上、下两个桥臂交替通电，互补通断。

五、程序代码1、初始化系统控制2、初始化GPIO3、清除所有中断并初始化中断向量表for(i=0;i<100;i++){SV1V4[i]=(1+sin(2*3.14*i/99))*1000; //采样100个点 }interrupt void epwm1_isr(void){// 更新CMPA和CMPB比较寄存器的值j++;if(j<=99)EPwm1Regs.CMPA.half.CMPA=SV1V4[j];elsej=0;//清除这个定时器的中断标志位EPwm1Regs.ETCLR.bit.INT = 1;//清除PIE应答寄存器的第三位，以响应组3内的其他中断请求；PieCtrlRegs.PIEACK.all = PIEACK_GROUP3;}4、初始化EPWMvoid InitEPwm1Example(){// Setup 时基时钟EPwm1Regs.TBPRD = 2000; // 设置PWM周期为2*2000个时钟周期 EPwm1Regs.TBPHS.half.TBPHS = 0x0000; // 相位寄存器清零EPwm1Regs.TBCTR = 0x0000; //时基计数器清零// Setup 比较寄存器EPwm1Regs.CMPA.half.CMPA = EPWM1_MIN_CMPA; // Set compare A value EPwm1Regs.CMPB = EPWM1_MAX_CMPB; // Set Compare B value// Setup 计数模式EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; //增减计数模式EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE; //禁止相位控制EPwm1Regs.TBCTL.bit.HSPCLKDIV = 7; // Clock ratio to SYSCLKOUT EPwm1Regs.TBCTL.bit.CLKDIV = 7;// 设置比较寄存器的阴影寄存器加载条件：时基计数到0EPwm1Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW;EPwm1Regs.CMPCTL.bit.SHDWBMODE = CC_SHADOW;EPwm1Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; // Load on ZeroEPwm1Regs.CMPCTL.bit.LOADBMODE = CC_CTR_ZERO;// Set actionsEPwm1Regs.AQCTLA.bit.CAU = AQ_SET; // CTR=CAU时，置高EPwm1Regs.AQCTLA.bit.CAD = AQ_CLEAR; // CTR=CAD时，置低EPwm1Regs.AQCTLB.bit.CBU = AQ_CLEAR; // CTR=CBU时，置低EPwm1Regs.AQCTLB.bit.CBD = AQ_SET; // CTR=CBD时，置高// 1次0匹配事件发生时产生一个中断请求；EPwm1Regs.ETSEL.bit.INTSEL = ET_CTR_ZERO; //选择0匹配事件中断 EPwm1Regs.ETSEL.bit.INTEN = 1; // 使能事件触发中断EPwm1Regs.ETPS.bit.INTPRD = 1; // 1次事件产生中断请求//Setup DeadbandEPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE;//上升沿和下降沿EPwm1Regs.DBCTL.bit.POLSEL = DB_ACTV_LO;//极性选择控制EPwm1Regs.DBCTL.bit.IN_MODE = DBB_ALL;//ePWMxB是双边沿延时输入源 EPwm1Regs.DBRED = EPWM1_MIN_DB;EPwm1Regs.DBFED = EPWM1_MIN_DB;}。

T M S320F28335中文资料TMS320F28335中文资料TMS320F28335采用176引脚LQFP四边形封装，其功能结构参见参考文献。

其主要性能如下：高性能的静态CMOS技术，指令周期为6．67 ns，主频达150 MHz；高性能的32位CPU，单精度浮点运算单元(FPU)，采用哈佛流水线结构，能够快速执行中断响应，并具有统一的内存管理模式，可用C／C++语言实现复杂的数学算法；6通道的DMA控制器；片上256 Kxl6的Flash存储器，34 Kxl6的SARAM存储器．1 Kx16 OTPROM和8 Kxl6的Boot ROM。

其中Flash，OTPROM，16 Kxl6的SARAM均受密码保护；控制时钟系统具有片上振荡器，看门狗模块，支持动态PLL调节，内部可编程锁相环，通过软件设置相应寄存器的值改变CPU的输入时钟频率；8个外部中断，相对TMS320F281X系列的DSP，无专门的中断引脚。

GPI00~GPI063连接到该中断。

GPI00一GPI031连接到XINTl，XINT2及XNMI外部中断，GPl032~GPI063连接到XINT3一XINT7外部中断；支持58个外设中断的外设中断扩展控制器(PIE)，管理片上外设和外部引脚引起的中断请求；增强型的外设模块：18个PWM输出，包含6个高分辨率脉宽调制模块(HRPWM)、6个事件捕获输入，2通道的正交调制模块(QEP)；3个32位的定时器，定时器0和定时器1用作一般的定时器，定时器0接到PIE模块，定时器1接到中断INTl3；定时器2用于DSP／BIOS的片上实时系统，连接到中断INTl4，如果系统不使用DSP／BIOS，定时器2可用于一般定时器；串行外设为2通道CAN模块、3通道SCI模块、2个McBSP(多通道缓冲串行接口)模块、1个SPI模块、1个I2C主从兼容的串行总线接口模块；12位的A／D转换器具有16个转换通道、2个采样保持器、内外部参考电压，转换速度为80 ns，同时支持多通道转换；88个可编程的复用GPIO引脚；低功耗模式；1．9 V内核，3．3 V I／O供电；符合IEEEll49．1标准的片内扫描仿真接口(JTAG)；TMS320F28335的存储器映射需注意以下几点：片上外设寄存器块0~3只能用于数据存储区，用户不能在该存储区内写入程序。

28335之系统时钟28335之系统时钟本系列⽂章由斌斌-龙臻(Mr_D_prince)独⽴完成，⾸发于QQ空间，会在百度空间、⽹易博客同步更新，转载必须注明作者和出处，必须注明原⽂链接。

注：本系列⽂章主要针对TI公司的C28xx系列DSP芯⽚的⼀些功能模块进⾏介绍，并描述基本的配置。

⽂章中提到的DSP芯⽚未说明即默认为TMS320F28335，简称为28335。

28335的系统时钟主要包括锁相环（PLL）、看门狗（WatchDog）、外部时钟（PeripheralClock）等⼏个模块。

⾸先介绍晶振与锁相环的电路模块，如下图所⽰：图1: OSC and PLL Block Diagram由该模块图可知系统时钟（CLKIN）由寄存器PLLCR、PLLSTS来决定。

DSP的时钟电路有多种设计，包括内部时钟模式和外部时钟模式，其中外部时钟模式有两种，⽽常⽤的为内部时钟模式，见图2、3、4。

图2: Using a 3.3-V External Oscillator图3：Using a 1.9 -V ExternalOscillator图4：Using the Internal Oscillator通常选择DSP的外部晶振为30M，则能达到的最⼤⼯作频率为150M，倍频值为5，由上⽂提及的寄存器PLLCR的低四位和寄存器PLLSTS的第7、8位来决定。

锁相环的详细设置见表1。

寄存器PLLSTS的详细介绍可参考⼿册Sprufb0d 的第五章第⼆节。

表1：PLL SETTING锁相环的设置由函数InitPll(DSP28_PLLCR,DSP28_DIVSEL)来完成，其中DSP28_PLLCR、DSP28_DIVSEL分别在头⽂件中⽤宏定义赋值为10、2，这样系统的时钟频率就为150M（外部晶振30M）。

InitPll(Uint16 val, Uint16 divsel)的函数体如下：void InitPll(Uint16 val, Uint16 divsel){if (SysCtrlRegs.PLLSTS.bit.MCLKSTS != 0){asm(" ESTOP0");}if (SysCtrlRegs.PLLSTS.bit.DIVSEL != 0){EALLOW;SysCtrlRegs.PLLSTS.bit.DIVSEL = 0;EDIS;}if (SysCtrlRegs.PLLCR.bit.DIV != val){EALLOW;SysCtrlRegs.PLLSTS.bit.MCLKOFF = 1;SysCtrlRegs.PLLCR.bit.DIV = val;EDIS;DisableDog();while(SysCtrlRegs.PLLSTS.bit.PLLLOCKS != 1){// ServiceDog();}EALLOW;SysCtrlRegs.PLLSTS.bit.MCLKOFF = 0;EDIS;}if((divsel == 1)||(divsel == 2)){EALLOW;SysCtrlRegs.PLLSTS.bit.DIVSEL = divsel;EDIS;}if(divsel == 3){EALLOW;SysCtrlRegs.PLLSTS.bit.DIVSEL = 2;DELAY_US(50L);SysCtrlRegs.PLLSTS.bit.DIVSEL = 3;EDIS;}}以上程序中含有“.bit”的为寄存器的位操作，“.bit”之前的为具体的寄存器。