基于FPGA的RS编码器的设计与实现
何秋阳 来源：EDN
摘要：FPGA能够快速和经济地将电路描述转化为硬件实现，而且对设计的修订也比较方便。而
通常的ASIC需要的设计时间较长，制作费用也较高，也不便于调整。所以本设计是基于FPGA
的RS编码设计。
关键词：FPGA，RS编码器，ASIC
1 RS编码原理
RS编码是一种线性的块编码，其表示形式为RS(N，K)。当编码器接收到一个数据信息序列，
该数据信息序列被分割成若干长度为K的信息块，并通过运算将每个数据信息块编码成长度为N
的编码数据块。在RS码中的码元符号不是二进制而是多进制符号，其中2m进制使用更为广泛。
能纠正t个错的RS码具有，如表1参数所示。上述参数，t表明最多可以纠正t个随机错误符
号。
由于RS码是对多进制符号纠错，RS码可用于纠正突发错误，比如能纠两个八进制符号错误
的RS(7，3)码，每个符号可用3 bit二进制符号表示。八进制的RS(7，3)码相当于二进制的(21，
9)码，因此纠两个符号就相当于纠连续6 bit二进制符号的突发错误，然而二进制的(2l，9)码
却没有纠6 bit突发错误的能力，它能纠任何2个随机错误以及长度≤4的突发错误。
通用的RS编码的运算步骤：
(1)确定RS编码器的生成多项式g(x)，这里选用了最为常用的生成多项式，如式(1)所示。
式中a定义为m阶初等多项式p(x)的根它可生成全部GF域的元素。(有关GF域的内容可参
阅相关书籍)。
以RS(15，9)为例，RS(15，9)的生成多项式，如式(2)
电子发烧友 电子技术论坛 (2)通过对取模运算产生校验信息多项式p(x)如式(3)
式中m(x)表示RS编码码字中的数据信息，它是K一1阶的线性多项式。
(3)通过加法运算生成最终的编码后的多项式c(x)如式(4)
基于FPGA的RS编码器设计与实现
张怡;崔永军;杨晓亚;毛得明
【期刊名称】《弹箭与制导学报》
【年(卷),期】2009(029)005
【摘 要】通过对通信系统中RS编码器的分析和研究,发现传统的RS编码器存在电路结构复杂,处理速度慢的问题.文中采用了一种新的编码器构造方法,利用生成多项式系数的对称性,在Quartus7.0编译环境下设计了对称结构的RS(255,223)编码器,且使用ModelSim与Matlab相结合的方法对编码器进行调试、仿真、验证.仿真结果表明:编码器性能良好,与已有的该项设计相比,具有速度快和占用硬件资源少的特点.
【总页数】3页(P242-244)
【作 者】张怡;崔永军;杨晓亚;毛得明
【作者单位】西北工业大学电子信息学院,西安,710129I;西北工业大学电子信息学院,西安,710129I;西安陆军学院,西安,710108;西北工业大学电子信息学院,西安,710129I
【正文语种】中 文
【中图分类】TN919.3
【相关文献】
1.基于FPGA的RS编码器的设计与实现 [J], 何秋阳
2.基于FPGA的RS码编码器的设计与实现 [J], 刘益凡;蒋本珊 3.基于FPGA的高速RS编码器的设计与实现 [J], 朱红;佟首峰;王奇涛
4.基于FPGA的LDPC编码器设计与实现 [J], 王国栋;李锦明;郑志旺;田登辉
5.RS连续编码器的FPGA设计与实现 [J], 游永恒;董立新;尹安治
因版权原因，仅展示原文概要，查看原文内容请购买
一种新的脉动阵列RS码编码方法
曾晓洋;章倩苓;郝志航;魏仲慧
【期刊名称】《通信学报》
【年(卷),期】2002(023)007
【摘 要】本文首先讨论了一种适用于高速场合的RS编码器的算法与结构-它由个脉动单元组成,其中为校验位的数目.这种编码算法是基于码生成元矩阵的柯西表达,编码器中没有限制其开关速度的全局时钟,故可在高速场合中得到应用,然后给出了一种应用于该编码器的改进方案:该方案消除了柯西单元中的除法器,并且还没有了求逆运算,故降低了编码器的复杂度,可有效地加速编码器的数据吞吐率,从而使其更适用于极高速场合.
【总页数】7页(P76-82)
【作 者】曾晓洋;章倩苓;郝志航;魏仲慧
【作者单位】复旦大学,专用集成电路与系统国家重点实验室,上海,200433;复旦大学,专用集成电路与系统国家重点实验室,上海,200433;中国科学院,长春光学精密机械与物理研究所,吉林,长春,130022;中国科学院,长春光学精密机械与物理研究所,吉林,长春,130022
【正文语种】中 文
【中图分类】TN919.3
【相关文献】 1.一种新的缩短RS码迭代译码方案 [J], 刘铭;史治平;周亮
2.一种新的RS码识别方法 [J], 闻年成;杨晓静;白彧
3.OCDMA中一种新的多倍长多波长RS码 [J], 周秀丽;马君显;胡渝
4.一种新的LDPC码编码方法 [J], 王健;刘绍华;杨仕平
5.一种新的HDB_3码编码方法解析 [J], 喻强
因版权原因，仅展示原文概要，查看原文内容请购买
FPGA内RS编码器的3种算法实现
胡国庆;马丕明;宋文童
【期刊名称】《无线电通信技术》
【年(卷),期】2009(035)002
【摘 要】RS码是一种纠错能力强、使用广泛的多进制循环码.首先介绍了RS编码器原理、有限域乘法器的实现方法以及设计实现的一般框图,然后以RS(204,188,8)码为例,给出了采用一般乘法器、常数乘法器和常数加法器的RS编码器的算法实现原理,并基于现场可编程门阵列FPGA给出了实现方法,根据设计实现的结果,分析了算法的优劣,最后得到了较优的设计方法.
【总页数】4页(P52-55)
【作 者】胡国庆;马丕明;宋文童
【作者单位】总参通信部驻石家庄地区军事代表室,河北,石家庄,050081;山东大学,信息科学与工程学院,山东,济南,250100;山东大学,信息科学与工程学院,山东,济南,250100;山东大学,信息科学与工程学院,山东,济南,250100
【正文语种】中 文
【中图分类】TN911
【相关文献】
1.基于FPGA的RS编码器设计与实现 [J], 张怡;崔永军;杨晓亚;毛得明
2.一种低复杂度RS编码器的FPGA实现 [J], 付兴;樊孝明
3.ITU-T J.83B系统中RS编码器的设计与FPGA实现 [J], 张燕 4.RS通信编码器的优化设计及FPGA实现 [J], 陈晨;徐伟;金光
5.基于FPGA的高速RS编码器的设计与实现 [J], 朱红;佟首峰;王奇涛
因版权原因，仅展示原文概要，查看原文内容请购买
