1.设计任务与要求……2．设计报告内容
2.1实验名称………
2.2
2.3
2.4
2.5
2.6数字闹钟设计报告
实验仪器及主要器件……
目录
实验基本原理……………………………………………
数字闹钟单元电路设计、参数计算和器件选择……
数字闹钟电路图………
数字闹钟的调试方法与过程……
设计与调试过程的问题解决方案……
2.7
3. 实验心得体会… …… 3-7
9、10
1．设计任务与要求
数字闹钟的具体设计任务及要求如下：
（1）有“时”、“分”十进制显示，“秒”使用发光二极管闪烁表示。
（2）以24 小时为一个计时周期。
（3）走时过程中能按预设的定时时间（精确到小时）启动闹钟，以发光二极管闪烁表示，启闹时间为3s〜10s。
2．设计报告内容
2.1 实验名称
数字闹钟 2.2 实验仪器及主要器件
CD4511（4 片）、数码管（4片）
2）74LS00（6 片）
3）74LS1 38（ 2 片）
4）74LS 1 63（ 6 片）
LM555（ 1 片）电阻、电容、导线等（若干）面包板（ 2 片）、示波器等
2.3数字闹钟基本原理
要想构成数字闹钟，首先应选择一个标准时间源一一即秒信号发生器。可以采用
LM555构成多谐振荡器，通过改变电阻来实现频率的变化，使之产生1HZ的信号。计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要对计数器分别设计为60进制和24进制的，并发出驱动信号。各计数器输出信号经译码器到数字显示器, 按“时”、“分”顺序将数字显示出来，秒信号可以通过数码管边角的点来显示。
数字闹钟要求有定时响闹的功能，故需要提供设定闹时电路和对比起闹电路。设时电路应共享译码器到数字显示器，以便使用者设定时间，并可减少电路的芯片数量;
而对比起闹电路提供声源，应具有人工止闹功能，止闹后不再重新操作，将不再发生起闹等功能。
数字电子钟的逻辑框图如图所示。它由555集成芯片构成的振荡电路计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
2.4数字电子钟单元电路设计、参数计算和器件选择
(一) 计数器
(1) 标准时间源
使用LM555构成多谐振荡器，调整电阻改变频率，使得频率为 1HZ
* 2x74LSl(53 2XT4LS163 2x74LSl(53
取 R=1.5K,R B =2.4K 。
(2) 计时部分 a)
六十进制计数
如秒计数器：分成个位和十位，个位模十，十位模六。个位从0000计数到1001, 利用置数端将个位从0000重新开始计数，同时将1001信号作为一个CP 脉冲信号传 给十位，让十位开始从0000开始计数。以此规律开始计数，直到十位计数到 5，个 位计数到9时，通过十位的置数端将十位清零，重新开始计数，并将此信号作为一个 CP 脉冲信号传给分计数器。
Vcc
1 1 1
J
555
1 1
R A T=0.7 (R+2R)C
T=1S,C=220uF
计算得 R+2F B ~ 6.5K ，
R B
2X 74LS163
2X74LS163 2X74LS163
b ）二十四进制计数
模24计数器采用同步方式,使用两片74LS163芯片,cp 脉冲均由分计数器提 供.第一片制成模10计数器，将1001信号提取出来后给与清零端。第二片芯片制成 模为3的计数器，原数据ABCD 给予0000信号.将第一片芯片的0011信号与第二 片芯片的0010信号提取出来给与第一片芯片的置数端与第二片芯片的清零端，上升 沿过来之后，两片芯片同时清零。
（二）显示器
由CD4511产生十进制数字，再由数码管显示出来。这里的数码管是采用共阴的 方法连接的。
CP
CP
（三）起闹电路
220uF
采用2片74LS138,将控制十位的3-8译码器的A2端作为控制个位3-8译码器
RT
-V-.V 1000
接发光 二极管W
74LS123
/R D
“1”
Vcc
51k []
16 15
TR+ 14 TR -
“0”
74LS138
小时 （十
小时 （个
的最高位，这样就可以满足小时个位为 0-9。控制十位的3-8译码器的A1, A0 一起 控制十位
从0-2变化。
控制起闹时间长短：T=0.28RC （1+0.7k/R ） （三）拓展功能 （1）校时功能
当数字钟走时出现误差时，需要校正时间。校时电路实现对“时” “分”的校准。
在电路中设有正常计时和校对位置。本实验实现“时” “分”的校对。对校时的要求 是，在小时校正时不影响分和秒的正常计数； 在分校正时不影响秒和小时的正常计数。 需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关
S1或S2为“0”或
“1”时，可能会产生抖动，为防止这一情况的发生在原本接校时脉冲的端口接到了 这样实现了防抖动，可以利用手动操作来完成校时。 （2） 整点报时电路
当时间是整点时就会报时即为整点报时， 冲稳态电路的时钟端即可，当分钟部分示数变为“ 00”时
信号，电路起闹。
（3） 找回8、9、18、19这四个时间点。
“小时个位”的输出端 Q0，Q1，Q2分别接3-8译码器的A ，B ， 值输出， 8，9靠与非门来实现，Q0与Q3直接“与非”即可得到 在与Q3 “与非”即可得到 8端。
测试时发现要求10点起闹时18点时也会起闹，这是因为对于 A ，B ，C 来说，“小时个位”的 0（ 0000 ）与8（ 1000）均会在丫0有输出，将“小时个位”输出端
Q3接到“小时个位” 3-8译码
器的使能端既可避免这一情况。
2.5数字闹钟电路图(见最后一页) 2.6数字闹钟的调试方法与过程 采用逐级调试的方法
只需要将“分”十位的进位信号接到单脉 “分”十位就会有一个进位 C 输入端，可以实现 0~7的数 9端，Q0经过“非”门之后 实验装置的“单次脉冲”端口,
