双端口存储器原理实验报告

格式：doc
大小：198.00 KB
文档页数：7

. .

.页脚.

一、实验容、方法和步骤

1.接线

IAR_BUS 接 GND，ALU_BUS 接 GND，RS_BUS 接 GND，禁止中断地址寄存器、运算器、多端口寄存器堆 RF 向数据总线 DBUS 送数据。AR1_INC 接 GND，M3 接 VCC，使地址寄存器 AR1

和 AR2 从数据总线 DBUS 取得地址数据。

信号 IAR_BUS ALU_BUS RS_BUS AR1_INC M3

开关 GND GND GND GND VCC

信号 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

2.置 DP = 1，DB = 0，DZ = 0，使实验台处于单拍状态。工作模式开关=“脱机”合上电源。按复位按钮 CLR#，使实验系统处于初始状态。置 DP = 1，DB = 0，DZ = 0，使实验台处于单拍状态。工作模式开关=“脱机”合上电源。按复位按钮 CLR#，使实验系统处于初始状态。

（1）写地址寄存器 AR1=00

信号 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态 / 00H 0 1 0 1 0 0 0

值

按一次 QD，将 00H 写入 AR1。

（2）向存储器 00H 地址写数 00H

信 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

号

开关 K6 K5 K4 K3 K2 K1 K0

状态 / 00H 0 1 0 0 0 0 1

值

按一次 QD，将 00H 写入存储器 00H 地址。

（3）写地址寄存器 AR1=10

信号 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态 / 10H 0 1 0 1 0 0 0

值

按一次 QD，将 10H 写入 AR1。

. . .

.页脚.

（4）向存储器 10H 地址写数 10H

信 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

号

开关 K6 K5 K4 K3 K2 K1 K0

状态 / 10H 0 1 0 0 0 0 1

值

按一次 QD，将 10H 写入存储器 10H 地址。

（5）写地址寄存器 AR1=20

信号 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态 / 20H 0 1 0 1 0 0 0

值

按一次 QD，将 10H 写入 AR1。

（6）向存储器 20H 地址写数 20H

信 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

号

开关 K6 K5 K4 K3 K2 K1 K0

状态 / 20H 0 1 0 0 0 0 1

值

按一次 QD，将 20H 写入存储器 20H 地址。

（7）写地址寄存器 AR1=30

信号 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态 / 30H 0 1 0 1 0 0 0

值

按一次 QD，将 30H 写入 AR1。

（8）向存储器 30H 地址写数 30H

信 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

号

开关 K6 K5 K4 K3 K2 K1 K0

状态 / 30H 0 1 0 0 0 0 1

值

按一次 QD，将 30H 写入存储器 30H 地址。

. . .

.页脚.

（9）写地址寄存器AR1=40

信号 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 40H K6 K5 K4 K3 K2 K1 K0

状态/值 40H 0 1 0 0 0 0 1

按一次 QD，将 40H 写入 AR1

（10）向存储器 40H 地址写数 40H

信号 SW7~0 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 40H K6 K5 K4 K3 K2 K1 K0

状态/值 30H 0 1 0 0 0 0 1

按一次 QD，将 30H 写入存储器 40H 地址。

. . .

.页脚.

. . .

.页脚. 二、实验结果

（1）分别读出 00H、10H、20H、30H、40H 地址中的数据。

1.写地址寄存器 AR1=00

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 00H 0 1 0 1 0 0 0

按一次 QD，将 00H 写入 AR1。

2.读出存储器 00H 地址中的数据。

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 00H 0 0 0 0 0 1 1

按一次 QD，将读出存储器 00H 地址中数据到数据总线,数据总线指示灯显示 00H。

3.写地址寄存器 AR1=10

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 10H 0 1 0 1 0 0 0

按一次 QD，将 10H 写入 AR1。

4.读出存储器 10H 地址中的数据。

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 10H 0 0 0 0 0 1 1

按一次 QD，将读出存储器 10H 地址中的数据到数据总线,数据总线指示灯显示 10H。

依照上面步骤，先写入地址寄存器，再读出存储器中的数据，可依次读出存储器 20H、30H、40H 地址中的数据。数据总线指示灯分别显示为20H、30H、40H。

（2）读出存储器的数据，并写IR

1.写地址寄存器 AR2=00H

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 00H 0 1 1 0 0 0 0

按一次 QD，将 00H 写入 AR2。

2.读出存储器 00H 地址中的数据，并写入IR。

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 00H 1 0 0 0 0 1 1

指令总线指示灯显示00H。

依照1）2）步骤,先写入地址寄存器,在读出存储器中的数据。可分别读出存储器10H、20H、30H、40H地址中的数据并写入到IR寄存器。IR总线指示灯分别显示10H、20H、30H、40H。

. . .

.页脚.

(3)双端口存储器的并行读写

1.写地址寄存器AR1

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 38H 0 1 0 1 0 0 0

按一次 QD，将 38H 写入 AR1。

2.写地址寄存器AR2

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 38H 0 1 1 0 0 0 0

按一次 QD，将 38H 写入 AR2。

2).右端口写,右端口读同一地址,CEL禁止端口不冲突。

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 38H 0 1 0 1 0 0 0

此时为一个端口工作,不冲突。“BUSYL”、“BUSYR”指示灯不亮。

3).左端口写,右端口读同一地址,CEL禁止端口不冲突。

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 38H 0 0 0 0 1 0 0

改变CEL,使左端口有效。

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 38H 0 0 0 0 1 0 1

此时为左端口,右端口同一地址,左端口冲突。“BUSYL”指示灯亮。改变CEL=0禁止,不冲突“BUSYL”指示灯变灭。

4). 右端口禁止,左端口写,不冲突

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 38H 0 0 0 0 1 0 0

此时为一个端口工作,不冲突。“BUSYL”、“BUSYR”指示灯不亮。

改变CER允许,使左端口写,右端口读同一地址,右端口冲突。

信号 SW0~7 LDIR SW_BUS LDAR2 LDAR1 CER LRW CEL

开关 K6 K5 K4 K3 K2 K1 K0

状态值 38H 0 0 0 0 1 1 1

此时为左端口,右端口同一地址,右端口冲突。“BUSYR”指示灯亮。改变CER=0禁止,不冲突“BUSYR”指示灯变灭。

左右端口读写同一地址时,后使能的端口冲突,指示灯亮。对存储器的写操作无效。

双口网络实验的实验报告(3篇)

第1篇

一、实验目的

1. 加深对双口网络基本理论的理解。

2. 掌握直流双口网络传输参数的测量技术。

3. 通过实验验证双口网络的传输方程及其参数关系。

二、实验原理

双口网络，又称四端网络，是指具有两个输入端口和两个输出端口的电路。双口网络的传输参数A、B、C、D可以通过同时测量法或分别测量法进行测量。其中，同时测量法是在输入端口施加电压，同时在输入、输出端口测量电压和电流；分别测量法是在输入端口施加电压，输出端口分别开路和短路，测量输入端口电压和电流。

双口网络的传输方程为：

\[ U_2 = A \cdot U_1 + B \cdot I_1 \]

\[ I_2 = C \cdot U_1 + D \cdot I_1 \]

其中，U1、I1为输入端口的电压和电流，U2、I2为输出端口的电压和电流，A、B、C、D为双口网络的传输参数。

三、实验仪器与设备

1. 可调直流稳压电源

2. 数字直流电压表

3. 数字直流毫安表

4. 双口网络实验电路板

5. 电流插头插座

四、实验内容

1. 将直流稳压电源的输出电压调至10V，作为双口网络的输入电压。

2. 按照同时测量法，分别测定两个双口网络的传输参数A1、B1、C1、D1和A2、B2、C2、D2，并列出它们的传输方程。 3. 将两个双口网络级联，用两端口分别测量法测量级联后等效双口网络的传输参数A、B、C、D，并验证等效双口网络传输参数之间的关系。

五、实验步骤

1. 按照电路图连接实验电路板，确保电路连接正确。

2. 将直流稳压电源的输出电压调至10V，作为双口网络的输入电压。

3. 使用数字直流电压表和数字直流毫安表，按照同时测量法，分别测量两个双口网络的传输参数A1、B1、C1、D1和A2、B2、C2、D2。

4. 将两个双口网络级联，用两端口分别测量法测量级联后等效双口网络的传输参数A、B、C、D。

5. 记录实验数据，并计算双口网络的传输方程。

计算机组成原理实验报告+++数据通路实验

数据通路组成实验

一、实验目的

（１）将双端口通用寄存器组和双端口存储器模块联机；

（２）进一步熟悉计算机的数据通路；

（３）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；

（４）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。

二、实验电路

图９．１４示出了数据通路实验电路图，它是将前面进行的双端口存储器实验模块和一个双端口通用寄存器组模块连接在一起形成的，存储器的指令端口不参与本次实验，通用寄存器组连接运算器模块，本实验涉及其中的操作数寄存器ＤＲ２。

由于ＲＡＭ是三态门输出，因而可以将ＲＡＭ连接到数据总线ＢＵＳ上。此外，ＢＵＳ上还连接着双端口通用寄存器组。这样，写入ＲＡＭ的数据可由通用寄存器提供，而从ＲＡＭ读出的数据也可送到通用寄存器保存。

ＲＡＭ和ＤＲ２在前面的实验中使用过。对于通用寄存器组ＲＦ，它由一个在系统可编程（In

System Programable）芯片ｉｓｐＬＳＩ１０１６固化了通用寄存器组的功能而成，其功能与双端口寄存器组ＭＣ１４５８０相类似，内含四个８位的通用寄存器，带有一个输入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。输入端口取名为ＷＲ端口，连接一个８位的缓冲寄存器ＥＲ（已集成在ｉｓｐＬＳＩ１０１６芯片中），输出端口取名为ＲＳ端口、ＲＤ端口，分别连接运算器模块的两个操作数寄存器ＤＲ１、ＤＲ２，其中，连接ＤＲ１的ＲＳ端口还可通过一个８位的三态门ＲＳＯ直接向ＢＵＳ输出。双端口通用寄存器组模块的控制信号中，ＲＳ１、ＲＳ０用于选择从ＲＳ端口读出的通用寄存器，ＲＤ１、ＲＤ０用于选择从ＲＤ端口读出的通用寄存器，上述选择信号在Ｔ１脉冲的上升沿到来时生效。而ＷＲ１、ＷＲ０则用于选择从ＷＲ端口写入的通用寄存器。ＷＲＤ是写入控制信号，ＷＲＤ＝１时，在Ｔ２上升沿的时刻，从ＥＲ写入数据；ＷＲＤ＝０时，ＥＲ中的数据不写入通用寄存器中。ＬＤＥＲ信号控制ＥＲ从ＢＵＳ写入数据，ＲＳ－ＢＵＳ信号则控制ＲＳ端口到ＢＵＳ的输出三态门。以上控制信号各自连接一个二进制开关。

存储器实验报告总结

存储器实验报告总结存储器实验报告一、实验设计方案实验框图文字说明实验原理：实验原理框图如图实验原理图所示，原理框图中的地址计数器PC可以接收数据开关产生数据，该数据作为地址信息发送到总线；也可以自动加1计数（用于连续读/写操作）产生地址信息。地址寄存器AR，存放即将访问的存储单元的地址。两组发光二极管显示灯中一组显示存储单元地址；另一组显示写入存储单元的数据或从存储单元读出的数据。写入存储器的数据是由二进制开关设置并发送到总线上的。存储器芯片中有片选信号menmenab，其值为1时则RAM被选中，可以对其进行读/写操作，反之则RAM未被选中，不能对其进行读写操作。存储器芯片还有两个读/写控制端（RD、WE）；片选信号有效（menmenab=1）以及时钟信号到达的情况下，WE=1，RD=0，则存储器进行写操作；反之，WE=0，RD=1，则存储器进行读操作。一、功能验证 1:a)实验仿真波形图： b)参数设置 End Time: 2us

Grid Time: 40ns c)初始数值设置 sw_bus：1 Pc_bus：1 menmenab:1 we: 0 rd:0 Ldar:0 Pcclr:1 Pcld|pcen:00 input[7..0]:00 Arout[7..0]:00 d)信号功能描述及属性 sw_bus：作为使能端控制数据的输入。 Pc_bus：控制地址数据输出到总线和地址寄存器。 menmenab:存储芯片的片选信号。 we: 写操作控制信号。 rd:读操作控制信号。 Ldar:控制地址寄存器中的数据传入RAM的控制信号。 Pcclr:地址数据的清零信号，当其值为0时地址清零。 Pcld|pcen:01时，将总线上的数据传入PC，

实验五_存储器设计

实验五存储器设计

实验地点：EDA实验室901

实验时间：2014年5月23日

实验人员：1240041 冯雅轩

1240048 刘洁然

实验五存储器设计

一、实验目的

1、掌握RAM和ROM的Verilog语言描述方法；

2、学习用宏模块的方法定制RAM和ROM。

二、实验任务

1、设计并实现一个128*16 的单端口的RAM；

2、设计并实现一个128*16的ROM；

3、设计并实现一个双端口的128*16的RAM

4、设计并实现一个16*32的FIFO。

5、设计并实现正弦信号发生器，见“正弦信号发生器实验指南”。

三、实验步骤

1 编写Verilog代码

2功能仿真

进行分析与综合，排除语法上的错误

建立波形仿真文件，输入激励

生成功能仿真网表

进行功能仿真，观察输出结果

3选择器件

DE2_70开发板的使用者请选择EP2C70F896C6

4绑定管脚

5 下载验证

DE2_70开发板的下载:使用USB-Blaster进行下载

四、实验内容

五、实验思考题

1.分析存储器采用三态输出的原因是什么？

在第一个实验中，读出数据的改变是在数据地址readaddress或者存储器中存储数据发生变化时。这是数据改变的条件，设置成三态门更高效，更合理。

2.单端口和双端口的区别是什么？

单端口存储器就是：存储器接受数据和输出数据，只能在同一时刻只能执行一项操作，这样一来数据的写和传输就无法同时进行。双端口存储器是指同一个存储器具有两组相互独立的读写控制线路,由于进行并行的独立操作，是一种高速工作的存储器。简单说来，就是增加了一个端口，可以同时读数据和写数据，提高了机器运行速度和带宽，可以实现无冲突的读写控制。

3.什么情况下考虑采用双端口存储器？

主存的存取速度是影响计算机速度的关键，才用双端口存储器可是明显提高机器的利用率和

效率。如果在对速度要求特别高的情况下，可以考虑采用双端口存储器。

下载提示

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

双端口存储器原理实验报告

合集下载

双口网络实验的实验报告(3篇)

计算机组成原理实验报告+++数据通路实验

存储器实验报告总结

实验五_存储器设计

文档推荐

最新文档