EDA技术与应用讲义 第2章 EDA设计流程及其工具

Power point
MAX7128S内部结构图
LAB
LAB
LAB
LAB
LAB
LAB
LAB
LAB
P I A
LAB
LAB
LAB
LAB
LAB
LAB
LAB
LAB
I/O控制模块
Power point
Altera公司MAX系列CPLD简介
（1）逻辑阵列块LAB(Logic Array Block) 可编程逻辑阵列由若干个可编程逻辑宏单元（Logic Macro Cell，LMC）组成， LMC内部主要包括与阵列、或 阵列、可编程触发器和多路选择器等电路，能独立地配置 为时序或组合工作方式。 MAX7000系列包含了32～256个宏单元。
适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中， 使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件 (FPGA/CPLD 芯片)必须属于原综合器指定的目标器件系列，即需有FPGA/CPLD供应商自己提供。
如果编译、综合、布线适配和仿真等都没有发现问题，可以输出各种编程文件，通过 编程器以及下载电缆对将文件载入目标芯片（FPGA/CPLD）
• 与CPLD相比， FPGA具有更高的集成度、更强的逻辑功 能和更大的灵活性。 • FPGA器件基本结构 – 一般由3个可编程逻辑模块阵列组成： • 可配置逻辑模块（CLB，Configurable Logic Block） • 输入/输出模块（IOB，Input/Output Block） • 可编程互连线PI（Programmable Interconnect）， 或 叫 互 连 资 源 （ ICR ， Interconnect Capital Resource） • FPGA器件内还有一可配置的SRAM，其加电后存储的数 据决定器件的具体逻辑功能。

第7页/共90页
第1章 绪 论
2. 20世纪80年代的计算机辅助工程设计CAE阶段 初级阶段的硬件设计是用大量不同型号的标准芯片实现电 子系统设计的。随着微电子工艺的发展，相继出现了集成上万 只晶体管的微处理器、集成几十万直到上百万储存单元的随机 存储器和只读存储器。此外，支持定制单元电路设计的硅编辑、 掩膜编程的门阵列，如标准单元的半定制设计方法以及可编程 逻辑器件(PAL和GAL)等一系列微结构和微电子学的研究成果都 为电子系统的设计提供了新天地。因此，可以用少数几种通用 的标准芯片实现电子系统的设计。
第4页/共90页
第1章 绪 论
1.2 EDA技术的发展历程
EDA技术伴随着计算机、集成电路、电子系统设计的发展， 经历了计算机辅助设计(Computer Assist Design，简称CAD)、计 算机辅助工程设计(Computer Assist Engineering Design，简称CAE) 和电子设计自动化(Electronic Design Automation，简称EDA)三个 发展阶段。
第5页/共90页
第1章 绪 论 1. 20世纪70年代的计算机辅助设计CAD阶段 早期的电子系统硬件设计采用的是分立元件，随着集成电 路的出现和应用，硬件设计进入到发展的初级阶段。初级阶段 的硬件设计大量选用中小规模标准集成电路，人们将这些器件 焊接在电路板上，做成初级电子系统，对电子系统的调试是在 组装好的PCB(Printed Circuit Board)板上进行的。
什么叫EDA技术？由于它是一门迅速发展的新技术，涉及 面广，内容丰富，因而理解各异，目前尚无统一的看法。作者 认为：EDA技术有狭义的EDA技术和广义的EDA技术之分。狭 义的EDA技术，就是指以大规模可编程逻辑器件为设计载体， 以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、 大规模可编程逻辑器件的开发软件及实验开发系统为设计工具， 通过有关的开发软件，自动完成用软件方式设计的电子系统到 硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、 逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、 逻辑映射、编程下载等工作，最终形成集成电子系统或专用集 成芯片的一门新技术，或称为IES/ASIC自动设计技术。

1.7 EDA技术的优势
（1）大大降低设计成本，缩短设计周期。 （2）有各类库的支持。 （3）极大地简化了设计文档的管理。 （4）日益强大的逻辑设计仿真测试技术。 （5）设计者拥有完全的自主权，再无受制于人之虞。 （6）软件平台支持任何标准化的设计语言；良好的可移植与可测试性， 为系统开发提供了可靠的保证。 （7）能将所有设计环节纳入统一的自顶向下的设计方案中。 （8）在系统板设计结束后仍可利用计算机对硬件系统进行完整的测试。
Altera 的 SignalTap II Xilinx 的 ChipScope
3.6 FPGA/CPLD产品概述
3.6.1 Lattice公司的CPLD器件系列 1. ispLSI系列器件 2. MACHXO系列 3. MACH4000系列 4. LatticeSC FPGA系列 5. LatticeECP3 FPGA系列
第3章 FPGA/CPLD结构与应用
3.1 概 述
3.1 概 述
3.1.1 可编程逻辑器件的发展历程
（1）20世纪70年代，熔丝编程的PROM和PLA器件是最早的可编程逻辑 器件。 （2）20世纪70年代末，对PLA进行了改进，AMD公司推出PAL器件。 （3）20世纪80年代初，Lattice发明电可擦写的，比PAL使用更灵活的 GAL器件。 （4）20世纪80年代中期，Xilinx公司提出现场可编程概念，生产出了世 界上第一片FPGA器件。同期，A1tera公司推出EPLD器件，较GAL器件 有更高的集成度，可以用紫外线或电擦除。 （5）20世纪80年代末，Lattice公司又提出在系统可编程技术，并且推出 了一系列具备在系统可编程能力的CPLD器件，将可编程逻辑器件的性能 和应用技术推向了一个全新的高度。 （6）进入20世纪90年代后，可编程逻辑集成电路技术进入飞速发展时期。 器件的可用逻辑门数超过了百万门，并出现了内嵌复杂功能模块（如加法 器、乘法器、RAM、CPU核、DSP核、PLL等）的SOPC。

E D A/S O P C技术实验讲义陕西科技大学电气与信息工程学院目录4第一章 EDA_VHDL实验/设计与电子设计竞赛4 1-1、应用QuartusII完成基本组合电路设计5 1-2. 应用QuartusII完成基本时序电路的设计6 1-3. 设计含异步清0和同步时钟使能的加法计数器7 1-4. 7段数码显示译码器设计8 1-5. 8位数码扫描显示电路设计9 1-6. 数控分频器的设计10 1-7. 32位并进/并出移位寄存器设计10 1-8. 在QuartusII中用原理图输入法设计8位全加器11 1-9. 在QuartusII中用原理图输入法设计较复杂数字系统11 1-10. 用QuartusII设计正弦信号发生器13 1-11. 8位16进制频率计设计16 1-12. 序列检测器设计16 1-13. VHDL状态机A/D采样控制电路实现18 1-14. 数据采集电路和简易存储示波器设计19 1-15. 比较器和D/A器件实现A/D转换功能的电路设计20 1-16 移位相加硬件乘法器设计24 1-17 采用流水线技术设计高速数字相关器24 1-18 线性反馈移位寄存器设计25 1-19 乐曲硬件演奏电路设计28 1-20 乒乓球游戏电路设计32 1-21 循环冗余校验(CRC)模块设计33 1-22. FPGA步进电机细分驱动控制设计(电子设计竞赛赛题)34 1-23. FPGA直流电机PWM控制实验35 1-24. VGA彩条信号显示控制器设计37 1-25. VGA图像显示控制器设计37 1-26. 清华大学学生基于GW48PK2系统VGA图像显示控制器设计示例5则38 1-27. 直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题)39 1-28. 嵌入式锁相环PLL应用实验41 1-29. 使用嵌入式锁相环的DDS设计实验（200MHz超高速DAC的PLL测试42 1-30. 基于DDS的数字移相信号发生器设计(电子设计竞赛赛题)45 1-31. 采用超高速A/D的存储示波器设计(含PLL,电子设计竞赛赛题)46 1-32. 信号采集与频谱分析电路设计(电子设计竞赛赛题)46 1-33. 等精度数字频率/相位测试仪设计实验(电子设计竞赛赛题)48 1-34. FPGA与单片机联合开发之isp单片机编程方法49 1-35. 测相仪设计(电子设计竞赛赛题)50 1-36. PS/2键盘鼠标控制电子琴模块设计50 1-37. PS/2鼠标与VGA控制显示游戏模块设计50 1-38. FPGA_单片机_PC机双向通信测频模块设计50 1-39. 10路逻辑分析仪设计(电子设计竞赛赛题)51 1-40. IP核：数控振荡器NCO应用设计52 1-41. IP核：FIR数字滤波器应用设计53 1-42. IP核：FFT应用设计53 1-43. IP核：CSC VGA至电视色制互转模块应用设计54 1-44. IP核：嵌入式逻辑分析仪SignalTapII调用55 1-45. USB与FPGA通信实验56第二章 SOPC/EDA设计实验I56 2-1 用逻辑锁定优化技术设计流水线乘法器实验57 2-2 用逻辑锁定优化技术设计16阶数字滤波器实验59 2-3 基于DSP Builder的FIR数字滤波器设计实验60 2-4 基于DSP Builder的IIR数字滤波器设计实验60 2-5 基于DSP Builder的DDS与数字移相信号发生器设计实验62 2-6 m序列伪随机序列发生器设计实验63 2-7 巴克码检出器设计实验65 2-8 RS码编码器设计实验65 2-9 正交幅度调制与解调模型设计实验67 第三章 SOPC/EDA设计实验II67 3-1 基于MATLAB/DSP Builder DSP可控正弦信号发生器设计72 3-2 32位软核嵌入式处理器系统Nios开发实验73 3-3 设计一个简单的SOPC系统74 3-4 简单测控系统串口接收程序设计74 3-5 GSM短信模块程序设计75 3-6 基于SOPC的秒表程序设计77 3-7 Nios Avalon Slave外设（PWM模块）设计78 3-8 Nios Avalon Slave外设（数码管动态扫描显示模块）设计79 3-15 DMA应用和俄罗斯方块游戏设计79第四章 SOPC/EDA设计实验III ( NiosII系统设计 ) 79 4-1、建立NIOSII嵌入式处理器硬件系统87 4-2、NIOSII软件设计与运行流程94 4-3、加入用户自定义组件设计100 4-4、加入用户自定义指令设计103 4-5、FLASH编程下载104 4-6、设计DSP处理器功能系统104 4-7、AM调制电路设计105第五章液晶接口实验105 5-1 GDM12864A液晶显示模块接口开发111 5-2 HS162-4液晶显示模块与单片机的接口114 5-3 G240-128A液晶显示模块的接口115第六章 CPU及其结构组件设计实验115 6-1 复杂指令CPU设计122 6-2 8051/89C51单片机核于FPGA中实现实验124第七章模拟EDA实验124 7-1 模拟EDA实验及其设计软件使用向导（PAC _Designer使用）124 7-2 基于ispPAC80的5阶精密低通滤波器设计126 7-3 基于ispPAC10的直流增益为9的放大器设计129附录：GW48 EDA/SOPC主系统使用说明129 第一节：GW48教学系统原理与使用介绍，132 第二节：实验电路结构图137 第三节：超高速A/D、D/A板GW-ADDA说明138 第四节：步进电机和直流电机使用说明138 第五节：SOPC适配板使用说明139 第六节：GWDVPB电子设计竞赛应用板使用说明141 第七节：GWCK/PK2/PK3系统万能接插口与结构图信号/与芯片引脚对照表第一章EDA_VHDL实验/设计与电子设计竞赛1-1. 应用QuartusII完成基本组合电路设计(1) 实验目的：熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。