当前位置：文档之家 › 毕业设计---基于Verilog的交通灯控制器的设计

毕业设计---基于Verilog的交通灯控制器的设计

  • 格式：doc
  • 大小：259.50 KB
  • 文档页数：21

课题：交通灯控制器的设计目录1. 设计内容与要求 (2)2. 交通灯控制系统的组成框图 (3)3. 交通灯控制电路的设计 (4)4. 交通灯控制电路设计的难点与解决方法 (5)5. 交通灯控制电路的Verilog语句 (6)5. 交通灯控制电路的程序和波形分析 (12)6. EPF10K10LC84-4芯片引脚分配图 (20)7. 实验小结 (21)一、 设计内容与要求① 设计一个十字路口交通信号灯的定时控制电路。

要求红、绿灯按一定的规律亮和灭，并在亮灯期间进行倒计时，并将运行时间用数码管显示出来。

②绿灯亮时，为该车道允许通行信号，红灯亮时，为该车道禁止通行信号。

要求主干道每次通行时间为99秒，支干道每次通行时间为30秒。

每次变换运行车道前绿灯闪烁，持续时间为5秒。

即车道要由主干道转换为支干道时，主干道在通行时间只剩下5秒钟时，绿灯闪烁显示，支干道仍为红灯，以便主干道上已过停车线的车继续通行，未过停车线的车停止通行。

同理，当车道由支干道转换为主干道时，支干道绿灯闪烁显示5秒钟，主干道仍为红灯。

③ 对红、绿灯的运行时间要能比较方便的进行重新设置。

④ 添加左转灯的控制，可自行到实际十字路口观看规律并实现。

对器件进行在系统编程和实验验证。

⑤用Verilog 语言对设计进行描述，设计一个测试方案，通过Muxplus 对设计进行仿真验证。

并能够下载到实验板上调试成功。

二、交通灯控制系统的组成框图交通信号灯控制原理图绿灯左拐灯红灯绿灯左拐灯红灯交通信号灯控制系统框图三、交通灯控制电路的设计交通灯控制器设计的重点是控制电路的设计，根据设计要求分析，控制电路的算法可用下图所示的ASM图描述。

各状态的详细说明如下：S0状态：主干道绿灯亮，支干道红灯亮，此时若主干道有车等待左拐，而且主干道绿灯已亮足规定的时间间隔Ts；在主干道绿灯亮了(Ts-5)s后，则开始闪亮，直至绿灯亮了Ts；控制器发出状态转换信号Tempm==0，输出从状态S0转换到S1。

S1状态：主干道左拐灯亮，支干道红灯亮，此时若支干道有车等待通过，而且主干道左拐灯已亮足规定的时间间隔Ts；在主干道左拐灯亮了(Ts-5)s后，则开始闪亮，直至左拐灯亮了Ts；控制器发出状态转换信号Tempm==0和Tempb==0，输出从状态S1转换到S2。

S2状态：支干道绿灯亮，主干道红灯亮，若此时支干道继续有车，则继续保持此状态，但支干道绿灯亮的时间不得超过Ts时间间隔；在主干道绿灯亮了(Ts-5)s 后，则开始闪亮，直至绿灯亮了Ts；控制器发出状态转换信号Tempb==0，使输出转换到S3状态。

S3状态：支干道左拐灯亮，主干道红灯亮，此时若主干道有车等待通过，而且支干道左拐灯已亮足规定的时间间隔Ts；在支干道左拐灯亮了(Ts-5)s后，则开始闪亮，直至左拐灯亮了Ts；控制器发出状态转换信号Tempm==0和Tempb==0，输出从状态S3回到S0。

交通灯状态图四、交通灯控制电路设计的难点与解决方法1、如何将主干道和支干道的直行和左拐的初始时间的设置和减计数分开？用使能信号，当使能信号en==0时，就进行初始时间的设置；当en==1时，就进行减计数。

2、如何分别进行主干道和支干道的直行和左拐的初始时间的设置？将主干道直行和左拐、支干道直行和左拐分别用四个键ms ml bs bl来控制，采这些信号的上升沿，每来一个上升沿就进行一次加计数，可以从0一直加到99。

3、状态的转变很多，并且主干道和支干道的计时是并行的，应该如何使用标志位来安排好并行的状态转变？将主干道和支干道完全分开，用两组控制信号tempm和countm、tempb和countb来实现。

将初始时间的赋值和减计数分开来：用temp来控制是赋值（temp==0）还是减计数(temp==1)；用count来控制是哪一种状态下的倒计时，如count==0时，主干道是等待灯的倒计时，支干道是左拐灯的倒计时；count==1时，主干道是直行灯的倒计时，支干道是等待灯的倒计时；count==2时，主干道是红灯的倒计时，支干道是直行灯的倒计时。

4、如何进行数码管的分配？共有8个数码管，但是根据题目要求必须用到12个数码管。

给主干道和支干道分别分配4个数码管，两个用于时间的设定，两个用于时间的倒计时；而时间的设置里面，用模式控制键msty和bsty控制当下进行的是直行还是左拐的设置，如当sty==1时，显示的是直行的时间；当sty==0时，显示的是左拐的时间。

5、在赋值的过程中对于红灯的时间计算有溢出该怎么避免？溢出的情况分为个位是7和9、8和8、8和9、9和9，因为大于15，故会溢出，得不到正确的结果。

我采用的是把这些情况单独列出来进行解决。

五、交通灯控制电路的Verilog语句moduletraffic1(clk,en,lampm,lampb,ms,bs,ml,bl,msty,bsty,mlampm,blampb,numm,nu mb);/*lampm和lampb分别表示主干道和支干道的亮灯，mlampm和blampb分别表示主干道和支干道的时间显示input clk,en,ms,ml,bs,bl,msty,bsty;//ms,ml,bs,bl是手动设置时间的键，msty和bsty分别是主干道和支干道数码管显示的控制按键*/output[7:0] mlampm,blampb,numm,numb;output[2:0] lampm,lampb;reg[7:0]mgreen,mleft,bgreen,bleft;wire[7:0]mred,bred,mlampm,blampb;reg[7:0] numm,numb;reg tempm,tempb;reg[2:0] countm,countb;reg[2:0] lampm,lampb;//模式转换：当msty==1时，为主干道直行时间的显示；当msty==0时，为主干道左拐时间的显示；当bsty==1时，为枝干道直行时间的显示；当bsty==0时，为枝干道左拐时间的显示。

assign mlampm=(msty?mgreen:mleft);assign blampb=(bsty?bgreen:bleft);always @ (posedge ms)//手动设置主干道直行的时间beginif(!en)beginif(mgreen[3:0]==9&&mgreen[7:4]<9)begin mgreen[3:0]<=0; mgreen[7:4]<=mgreen[7:4]+1; endelse if(mgreen[3:0]<9&&mgreen[7:4]<=9)begin mgreen[7:4]<=mgreen[7:4]; mgreen[3:0]<=mgreen[3:0]+1; endelse if(mgreen[3:0]==9&&mgreen[7:4]==9)mgreen<=0;endalways @ (posedge ml)//手动设置主干道左拐的时间beginif(!en)beginif(mleft[3:0]==9&&mleft[7:4]<9)begin mleft[3:0]<=0; mleft[7:4]<=mleft[7:4]+1; endelse if(mleft[3:0]<9&&mleft[7:4]<=9)begin mleft[7:4]<=mleft[7:4]; mleft[3:0]<=mleft[3:0]+1; endelse if(mleft[3:0]==9&&mleft[7:4]==9)begin mleft<=0; endendendalways @ (posedge bs)//手动设置支干道直行的时间beginif(!en)beginif(bgreen[3:0]==9&&bgreen[7:4]<9)begin bgreen[3:0]<=0; bgreen[7:4]<=bgreen[7:4]+1; endelse if(bgreen[3:0]<9&&bgreen[7:4]<=9)begin bgreen[7:4]<=bgreen[7:4]; bgreen[3:0]<=bgreen[3:0]+1; endelse if(bgreen[3:0]==9&&bgreen[7:4]==9)begin bgreen<=0; endendendalways @ (posedge bl)//手动设置支干道左拐的时间beginif(!en)beginif(bleft[3:0]==9&&bleft[7:4]<9)begin bleft[3:0]<=0; bleft[7:4]<=bleft[7:4]+1; endelse if(bleft[3:0]<9&&bleft[7:4]<=9)begin bleft[7:4]<=bleft[7:4]; bleft[3:0]<=bleft[3:0]+1; endelse if(bleft[3:0]==9&&bleft[7:4]==9)begin bleft<=0; endendendalways @(posedge clk)//该进程控制主干道的四种灯if(en)//使能信号为1时beginif(!tempm)//对主干道计时总时间进行赋值begintempm<=1;case(countm)//控制亮灯的顺序0:begin countm<=1; numm<=mgreen; end1:begin countm<=2; numm<=mleft; end2:begincountm<=0;if ( bgreen[3:0]+bleft[3:0]>9 )beginnumm[3:0]<=bgreen[3:0]+bleft[3:0]-10;numm[7:4]<=bgreen[7:4]+bleft[7:4]+1;endelseif((bgreen[3:0]==7&&bleft[3:0]==9)||(bgreen[3:0]==9&&bleft[3:0]==7)||(bgreen[ 3:0]==8&&bleft[3:0]==8))beginnumm[3:0]<=6; numm[7:4]<=bgreen[7:4]+bleft[7:4]+1;endelseif((bgreen[3:0]==8&&bleft[3:0]==9)||(bgreen[3:0]==9&&bleft[3:0]==8))beginnumm[3:0]<=7; numm[7:4]<=bgreen[7:4]+bleft[7:4]+1;endelse if(bgreen[3:0]==9&&bleft[3:0]==9)beginnumm[3:0]<=8; numm[7:4]<=bgreen[7:4]+bleft[7:4]+1;endelsebeginnumm[3:0]<=bgreen[3:0]+bleft[3:0];numm[7:4]<=bgreen[7:4]+bleft[7:4];endenddefault:lampm<=3;endcaseendelse//如果tempm=1begin//倒计时case(countm)1:begin//主干道的绿灯倒计时if(numm>6)beginif(numm[3:0]==0)beginnumm[3:0]<=9; numm[7:4]<=numm[7:4]-1; lampm[1]<=1;endelsebegin numm[3:0]<=numm[3:0]-1; lampm[1]<=1; end endelse if(numm==6||numm==4||numm==2)begin lampm[1]<=1; numm<=numm-1; endelse if(numm==5||numm==3)begin lampm[1]<=0; numm<=numm-1; endelse if(numm==1)begin tempm<=0;lampm[1]<=0; endend2:begin //主干道左转灯倒计时if(numm>6)beginif(numm[3:0]==0)beginnumm[7:4]<=numm[7:4]-1;numm[3:0]<=9;lampm[2]<=1;endelse begin numm[3:0]<=numm[3:0]-1;lampm[2]<=1; endendelse if(numm==6||numm==4||numm==2)begin lampm[2]<=1; numm<=numm-1; endelse if(numm==5||numm==3)begin lampm[2]<=0; numm<=numm-1; endelse if(numm==1)begin lampm[2]<=0; tempm<=0; endend0:begin//主干道红灯倒计时if(numm[3:0]==0)beginnumm[7:4]<=numm[7:4]-1;numm[3:0]<=9; lampm[0]<=1;endelse if(numm==1)begin lampm[0]<=0; tempm<=0; endelse beginnumm[3:0]<=numm[3:0]-1;lampm[0]<=1;endendendcaseendif(!tempb)//如果tempb=0begintempb<=1;case(countb)//控制亮灯的顺序0:begin countb<=1;if(mgreen[3:0]+mleft[3:0]>9)beginnumb[3:0]<=mgreen[3:0]+mleft[3:0]-10;numb[7:4]<=mgreen[7:4]+mleft[7:4]+1;endelseif((mgreen[3:0]==7&&mleft[3:0]==9)||(mgreen[3:0]==9&&mleft[3:0]==7)||(mgre en[3:0]==8&&mleft[3:0]==8))begin numb[3:0]<=6; numb[7:4]<=mgreen[7:4]+mleft[7:4]+1; endelseif((mgreen[3:0]==8&&mleft[3:0]==9)||(mgreen[3:0]==9&&mleft[3:0]==8))beginnumb[3:0]<=7;numb[7:4]<=mgreen[7:4]+mleft[7:4]+1; endelse if(mgreen[3:0]==9&&mleft[3:0]==9)beginnumb[3:0]<=8; numb[7:4]<=mgreen[7:4]+mleft[7:4]+1;endelsebeginnumb[3:0]<=mgreen[3:0]+mleft[3:0];numb[7:4]<=mgreen[7:4]+mleft[7:4];endend1:begin countb<=2; numb<=bgreen; end2:begin countb<=0; numb<=bleft; enddefault:lampb<=3;endcaseendelse//如果tempm=1begin//各个灯的倒计时case(countb)1:begin//支干道红灯的倒计时if(numb[3:0]==0)beginnumb[3:0]<=9; numb[7:4]<=numb[7:4]-1; lampb[0]<=1;endelse if(numb==1)begin lampb[0]<=0; tempb<=0; endelsebegin numb[3:0]<=numb[3:0]-1; lampb[0]<=1; end end2:begin//支干道的绿灯倒计时if(numb>6)beginif(numb[3:0]==0)beginnumb[7:4]<=numb[7:4]-1; numb[3:0]<=9; lampb[1]<=1;endelsebegin numb[3:0]<=numb[3:0]-1;lampb[1]<=1; endendelse if(numb==6||numb==4||numb==2)begin numb<=numb-1;lampb[1]<=1; endelse if(numb==5||numb==3)begin lampb[1]<=0; numb<=numb-1; endelse if(numb==1)begin lampb[1]<=0; tempb<=0; end end0:begin//支干道的左转灯倒计时if(numb>6)beginif(numb[3:0]==0)begin numb[7:4]<=numb[7:4]-1; numb[3:0]<=9; lampb[2]<=1; endelsebegin numb[3:0]<=numb[3:0]-1;lampb[2]<=1; endendelse if(numb==6||numb==4||numb==2)begin lampb[2]<=1; numb<=numb-1; endelse if(numb==5||numb==3)begin lampb[2]<=0; numb<=numb-1; endelse if(numb==1)begin lampb[2]<=0; tempb<=0; endendendcaseendendif(!en)//使能端信号为0时begin lampm<=0; countm<=0; tempm<=0; lampb<=0; countb<=0; tempb<=0; endendendmodule六、交通灯控制电路的程序和波形分析1、主干道直行时间的设置程序为：always @ (posedge ms)beginif(!en)beginif(mgreen[3:0]==9&&mgreen[7:4]<9)begin mgreen[3:0]<=0; mgreen[7:4]<=mgreen[7:4]+1; endelse if(mgreen[3:0]<9&&mgreen[7:4]<=9)begin mgreen[7:4]<=mgreen[7:4]; mgreen[3:0]<=mgreen[3:0]+1; endelse if(mgreen[3:0]==9&&mgreen[7:4]==9)mgreen<=0;endend其波形为：在使能信号en==0时，若按键ms被按一下，则加一下数，直至使能信号为1或者ms键不再被按为止。

合集下载

基于verilog的交通灯设计(状态机)

基于verilog的交通灯设计(状态机)

实验课题:基于verilog的交通灯设计(状态机)一、Verilog程序（主程序+激励）1）主程序/*顶层模块*/module traffic_light(clk,rst,out);input clk,rst;output [5:0]out;wire [4:0] x;delay D(.clk(clk),.rst(rst),.cnt(x));state S(.in(x),.rst(rst),.clk(clk),.out(out));endmodule/*延时模块*/module delay(clk,rst,cnt);input clk,rst;output[4:0]cnt;reg[4:0]cnt;always@(posedge clk)beginif(!rst)cnt<=0;else if(cnt<29)cnt<=cnt+1;else cnt<=0;endendmodule/*状态机模块*/module state(clk,in,rst,out);input clk,rst;input[4:0]in;output [5:0]out;reg [5:0]out;reg[3:0]state;parameter r1_g2or1_2_y=6'b100010,r1_y2og1_r2=6'b001100,g1_r2oy1_r2=6'b010100, y1_r2or1_g2=6'b100001,A='b0001,B='b0010,C='b0100,D='b1000;always@(posedge clk)beginif(!rst)beginstate<=A;out<= y1_r2or1_g2;endelsebegincase(state)A: beginif(in<25)state<=A;elsebeginstate<=B;out<=r1_g2or1_2_y;endendB: beginif(in>24)state<=B;elsebeginstate<=C;out<=r1_y2og1_r2;endendC: beginif(in<25)state<=C;elsebeginstate<=D;out<=g1_r2oy1_r2;endendD: beginif(in>24)state<=D;elsebeginstate<=A;out<=y1_r2or1_g2;endendendcaseendendendmodule2）激励module test;reg clk,rst;wire [5:0]out;traffic_light test(clk,rst,out);initialbeginclk='b1;forever #5 clk=~clk;endinitialbeginrst='b0;#10 rst='b1;#500 rst='b0;#10 rst='b1;endendmodule二、实验波形图截图三、波形分析输出out[5:0]分别对应：out[5]：主干道红灯out[4]：主干道黄灯out[3]：主干道绿灯out[2]：支干道红灯out[1]：支干道黄灯out[0]：支干道绿灯初始状态为：主干道红灯亮，支干道绿灯亮。

基于FPGA交通信号灯控制器的设计与实现毕业设计

基于FPGA交通信号灯控制器的设计与实现毕业设计

题目 基于FPGA 的交通灯控制器的设计与实现专业 电子信息 班级 1 学号 12 姓名 张扬 主要内容、基本要求、主要参考资料等：模拟十字路口交通信号灯的工作过程，利用交通灯模块上的两组红、黄、绿LED 发光二极管作为交通信号灯，设计一个交通信号灯控制器。

设计说明：有两条公路，一条是交通主干道，另一条是支干道。

在主干道和支干道的交叉路口上，设置了红、黄、绿灯，进行交通管理，如图1所示。

支干道主干道图 1 路口交通管理示意图基本要求如下：① 交通灯从绿变红时，有4s 黄灯亮的间隔时间；② 交通灯从红变绿是直接进行的，没有间隔时间；③ 主干道的绿灯时间为20s ，支干道的绿灯时间为10s ；④ 在任意时间，显示每个状态开始到结束所需要的时间。

由此可以得出交通信号灯A ，B ，C ，D 的4种状态，如表1所示。

表 1 交通信号灯的4种状态 交通信号灯 A B C D主干道的交通灯 绿（20s ） 黄（4s ） 红（10s ） 红（4s ）支干道的交通灯红红绿黄主要参考资料：【1】张洪润.FPGA/CPLD应用设计200例（上册）[M].北京：北京航空航天大学出版社，2009.【2】潘松.EDA技术实用教程（第三版）[M].北京：科学出版社，2006. 完成期限：2009年11月到2010年6月指导教师签章：专业负责人签章：2009年11月6日诚信承诺本人__________声明，本论文及其研究工作是由本人在导师指导下独立完成，论文所利用的一切资料均符合论文著作要求，且在参考文献中列出。

作者签字：年月日摘要近年来，随着社会上特别是城市中机动车保有量的不断增加，在现代城市的日常运行控制中，车辆的交通控制越来越重要。

在十字交叉路口，越来越多的使用红绿灯进行交通指挥和管理[1]。

本课题以FPGA硬件描述语言为设计手段，完成了交通信号灯控制电路的开发，其中交通信号灯控制电路的开发目的是设计一个适用于主、支干道十字交叉路口的红黄绿交通灯的控制系统，通过合理设计系统功能，使红黄绿的转换有一个准确的时间间隔和转换顺序，当然这就需要一个自动和安全的系统对红、黄、绿灯的转换进行控制。

毕业设计论文--基于FPGA的交通灯设计

毕业设计论文--基于FPGA的交通灯设计

摘要交通信号指示灯是城市中交通指挥疏导中不可缺少的智能工具。

以前用到的大多数交通灯的控制系统都是采用单片机或者PLC进行设计开发的。

本文将采用VHDL硬件描述语言来论述各模块代码，并在Quartus II开发环境下进行编译，在硬件板子上进行调试和演示。

在计算机上运行成功并生产生成顶层文件后下载在FPGA器件EP2C5T144开发板子上进行验证。

通过调试结果显示，本文的设计完全可以满足现在交通指挥的需求，包括时间提示显示、相关状态控制和主、支干道的红、黄、绿灯交替显示功能。

本文在交通灯控制的基础上，对硬件描述语言以及其设计流程做了简单介绍。

EDA工具是一种十分重要的VHDL语言开发工具，它是一款能够对设计过程中任何一个环节或者阶段进行计算机模拟的强大工具，因而，该工具能够确保准确的设计，减少设计周期，大大降低成本。

基于FPGA的交通灯控制器具有较高的可靠性、擦写迅速、高效的运算能力、故障少、设计简单、质量轻以及体积不大等优势。

本次设计将采用EP2C5T144最小系统开发板，因为它的体积不大，可以轻松嵌入到外围电路中，完全可以快速进行逻辑判断，数据计算以及系统运算等。

本文采用QuartusII软件进行开发，运用自顶向下的新型设计方法。

关键词：自动、逻辑、交通灯、EDA、FPGAAbstractTraffic light controller plays a very important role in the regulation of urban traffic. The traditional traffic light controller is based on single-chip microcomputer or PLC. This paper introduces a scheme based on FPGA technology and II Quartus development platform to realize the intersection traffic light controller. Using VHDL hardware description language description of the module program, and in the II Quartus environment to compile, simulate, generate the top level files downloaded in the FPGA device EPF10K10LC84 FLEX for verification. The verification results show that the basic design to achieve the control of traffic light controller, including the countdown time display function and main function, the special state control, a road of red, yellow, and green light display function alternately, indicating that the design scheme is correct. In this paper, the design process of the traffic light controller, and briefly introduces the hardware description bright prospect in the digital system design of VHDL language structure model and process design, VHDL design advantages and the language and an important position.EDA tools for electronic design personnel is extremely important, it can in each stage of electronic design, the level of computer simulation and verification, to ensure the design accuracy and can shorten the design cycle and reduce design cost. Can realize the automatic control of traffic lights crossroads traffic lights. Based on the FPGA design of traffic lights system has high reliability, real-time flash, high operation speed, the failure rate is low, the circuit is simple, and the volume is small. This design uses Altera cycloneii series ep2c5t144 chip as the core of the minimum system, it can easily embed into the actual traffic lights application system, can realize the function of the simple logic control, data acquisition, signal processing and mathematical computing; using QuartusII software as a development platform; using top-down design Keywords: automatic, logic, traffic lights, EDA, FPGA目录摘要 (I)Abstract (II)目录 (III)前言 (1)1 绪论 (2)1.1论文研究背景及意义 (2)1.2 FPGA开发的历史及简介 (3)1.3 EP2C5T144最小系统介绍 (4)1.4 本文研究的主要内容 (5)2 硬件设计 (7)2.1硬件开发环境介绍 (7)2.2硬件开发环境平台搭建 (7)2.3原理图设计 (12)3 软件设计 (16)3.1软件开发平台介绍 (16)3.2软件开发平台搭建 (17)3.3程序设计 (18)3.3.1 程序设计分析 (18)3.3.2 程序设计中需要注意的问题 (19)4 实物模型展示 (23)4.1 实物模型介绍 (23)4.2 实物模型演示方法 (24)4.2 仿真说明 (24)总结 (26)参考文献......................................................... 错误！未定义书签。

基于FPGA的交通灯的设计

基于FPGA的交通灯的设计

课程设计一、设计任务要求基于FPGA的交通灯控制器设计1、总体要求：实现十字路口的交通灯有序显示2、具体要求：按照开发板上的两组红、黄、绿做为南北双向指示灯红灯亮60秒，绿灯亮55秒，黄灯亮5秒要求采用状态机实现状态切换3、附加要求：采用两组两位数码管实现时间倒计时显示二、设计思路1、总体设计方案由设计任务要求可知输入部分有：CLK时钟频率输入，可由实验板上直接提供，本设计选用1kHZ时钟频率。

输出部分有：1)东西方向和南北方向各使用3个LED显示，红黄绿各代表红黄绿灯。

2)东西方向和南北方向计时均为2位数，共需要4个LED七段数码管显示。

由于为共阴极控制，输出三个SEL0，SEL1，SEL2信号控制选择数码管显示，A,B,C,D,E,F,G信号为输出显示的内容。

3）R1,G1,Y1;R2,G2,Y2信号分别为东西南北红绿灯的输出控制信号。

总体设计软件原理图如下所示设计方案原理图：图1A对应13脚; B对应30脚;C对应15脚; D对应31脚；E对应33脚; F对应32脚;G对应35脚; R1对应4脚；R2对应5脚；Y1对应3脚；Y2对应10脚；G2对应8脚；SEL0对应14脚; SEL１对应11脚;SEL2对应12脚.CLK对应24脚;交通灯系统结构图如下所示:红黄绿红黄绿图2状态切换的状态图如下图：图２、模块设计及结果在VHDL设计中，采用自顶向下的设计思路。

顶层模块中，根据硬件设计，设置如下端口：外部时钟信号：Clk东西方向状态灯控制信号：R1,G1,Y1；南北方向状态灯控制信号：R2,G2,Y2；（1）分频模块：由于外部时钟信号clk的频率为1KHz，而实际需要的内部计时时钟频率为1Hz，需要一个分频电路。

输入端口：clk外部时钟信号输出端口：clk_out分频后信号源程序代码如下：数码管显示信号：A,B,C,D,E,F,G；数码管共阴极控制：SEL0，SEL1，SEL2；library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity Frequency1 isport(clk:in std_logic; --外部时钟信号clk_out:out std_logic --分频后信号);end Frequency1;architecture Frequency1_arc of Frequency1 isbeginprocess(clk)variable temp:integer range 0 to 999;beginif(clk'event and clk='1')thenif(temp=999)then --分频计数temp:=0;clk_out<='0';elsetemp:=temp+1;clk_out<='1';end if;end if;end process;end;图4（2）状态选择模块：由于共需要显示4个数字，需要循环点亮7位数码管，该模块通过输入的时钟信号，循环输出4个选择信号。