当前位置：文档之家 › 三态门电路实验报告word精品

三态门电路实验报告word精品

  • 格式：docx
  • 大小：116.38 KB
  • 文档页数：7

实验 第1页共7页 实验二（1）三态门电路设计 班级姓名学号 一、 实验目的 熟悉Quartusll仿真软件的基本操作，并用 VHDL/Verilog语言设计一个三态门。

二、 实验内容 1、 熟悉Quartusll软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、 波形设计） 2、 用VHDL语言设计一个三态门， 最终在FPGA芯片上编程指令译码器， 并验证逻辑实 现。

三、 实验方法 1、实验方法： 采用基于FPGA进行数字逻辑电路设计的方法。 采用的软件工具是 QuartusII软件仿真平台，采用的硬件平台是 Altera EPF10K20TI144_4 的FPGA试验箱。

2、实验步骤： 1、 新建，编写源代码。 （1） .选择保存项和芯片类型： 【File】-【new project wizard】-【next】（设置文件路径+设 置 project name 为 stm）-【next】（设置文件名 zlym.vhd —在【add]）-[properties 】（type=AHDL） -【next] （ family=FLEX10K name=EPF10K10TI144-4）-【next]-【finish] （2） .新建：【file]-【new]（第二个 AHDL File）-【OK] 2、 写好源代码，保存文件（stm.vhd ）。 3、 编译与调试。确定源代码文件为当前工程文件，点击【 process in g] - [ start compilation ] 进行文件编译。编译结果有一个警告，文件编译成功。 4、 波形仿真及验证。新建一个 vector waveform file。按照程序所述插入 EN,A以及dataout） 四个节点（EN,A为输入节点，dataout为输出节点）。（操作为：右击-【in sert ]-【in sert node or bus]-【node finder ] （pins=all; [list]）-【>>]-【ok]-【ok]）。任意设置 EN,A的输入波 形…点击保存按钮保存。然后【start simulation ]，出name dataout的输出图。 5、 时序仿真。暂时不知道什么是时序仿真 6、 FPGA芯片编程及验证 选择pins,连接计算机到实验箱，操作。 四、实验过程 3、编译过程 a）源代码如图（VHDL设计）实验

第2页共7页 Li&rary XEtE; USE IEEE -3TD_L©GIC_11€4 *ALL; une IEEE . STD^LCaiC^UUSZCWED . JLLL^ B an匸 i t y s tm i. s S »art < ENrA:m srd logxc; daDaout : Out st-d 1 oQJ_C

b） 编译、调试过程 确定源代码文件为当前工程文件，点击【 process in g】-【start compilation】进行文件编译。 编译结果有四个警告，文件编译成功。 c） 结果分析及结论 结果正确， 4、波形仿真 a） 波形仿真过程（详见实验步骤） b） 波形仿真波形图

c）结果分析及结论 0-10ns： EN=0 A=0 10-20 ns: EN=0 A=1 20-30ns: EN=1 A=1 30-40ns: EN=1 A=0 通

著 slm.vhd | TJ^ sthn.Yrjf

{}

----- tT> B g ）; 亡nd.

s tm; 1C S aurc-tLX tectnre JbFnr o r

a i S BEGIN

匹 S PROCE SS £EETP A>

q. 3 BEG-TN

s IF （EN^・工・）THEN

15 dataout<=A;

16 s ELSE

17 dataout< =f Z';

18 END IF;

19 m PROCESS

；

20 CND ijiiv;

dataout=z dataout=z dataout=1 dataout=0

s G 7 实验

第3页共7页 过波形图可以得出实验结果正确 5、 时序仿真 a） 时序仿真过程 做好上述步骤后， 编译【classic timing analysis】-在 compilation report 中选择【timing analysis 】 -【tpd】（引脚到引脚的延时） b） 时序仿真图

Slack Fi squired P2P Time Actual P2P Tine From To

丄 None 6.568 ns A dataai*

T NA None

G 542 ns

datuout

b）结果分析及结论 A引脚到dataout引脚的实际p2p时间为6.568ns,二EN引脚到dataout引脚的实际 p2p时 间为6,542ns。A比EN慢0.026ns，可由于结果是由时间长的那个决定，故整体为 6.568ns。

tpd （引脚到引脚的延时） 6、 Programming 芯片编程 a）芯片编程过程 写好代码和得到波形图后， 【Assig nme nts】-【Pins]-连接端口。设置好两入一出（如 In put: pin_87 In put: pin_88, Output: pin_06 ），从计算机连接数据线到 EPF10K20TI144_4 的 FPGA

0代表不灯亮，1代表灯亮。 c）结果分析与结论 由逻辑关系得的上述结果。结果正确。 五、实验结论（实验总结与实验心得） 第二次实验使用这个软件明显熟练了，而且对时序仿真与波形仿真有了初步认识。 实验二（2） 2选1多路复用器

班级计科1504姓名张洁学号 201508010402 一、 实验目的 熟悉Quartusll仿真软件的基本操作，并用 VHDL/Verilog语言设计一个三态门。 实验 第4页共7页 二、 实验内容 1、 熟悉Quartusll软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、 波形设计） 2、 用VHDL语言设计一个2选1多路复用器，最终在FPGA芯片上编程指令译码器， 并验证逻辑实现。

三、 实验方法 7、实验方法： 采用基于FPGA进行数字逻辑电路设计的方法。 采用的软件工具是 QuartusII软件仿真平台，采用的硬件平台是 Altera EPF10K20TI144_4 的FPGA试验箱。

8实验步骤： 2、新建，编写源代码。 （1） .选择保存项和芯片类型： 【File】-【new project wizard】-【next】（设置文件路径+设 置 project name 为 exy）-【next】（设置文件名 zlym.vhd —在【add]）-[properties 】（type=AHDL） -【next] （ family=FLEX10K name=EPF10K10TI144-4）-【next]-【finish] （2） .新建：【file]-【new]（第二个 AHDL File）-【OK] 2、 写好源代码，保存文件（exy.vhd）。 3、 编译与调试。确定源代码文件为当前工程文件，点击【 process in g] - [ start compilation ] 进行文件编译。编译结果有一个警告，文件编译成功。 4、 波形仿真及验证。新建一个 vector waveform file。按照程序所述插入 EN,A[7].B[7]以及 dataout[7]）四个节点（EN,A[7],B[7]为输入节点，dataout为输出节点）。（操作为：右击-【insert ] -【insert node or bus ]-【node finder ] （pins=all; [ list]）-【>>]-【ok]-【ok]）。任意设置 EN,A的输入波形••点击保存按钮保存。然后【start simulation ],出name dataout的输出图。 5、 时序仿真。暂时不知道什么是时序仿真 6、 FPGA芯片编程及验证 选择pins,连接计算机到实验箱，操作。 四、实验过程 9、编译过程 a）源代码如图（VHDL设计）实验

第5页共7页 2 use IEEE ・ STD LOGTU ll昏今•仏匚；

3 use IEEE ・ 5TD【I»0(5Tc[uMSTGNED, ALL： T H entity exy is ■5 part

仍 B ( EN:in std loffiG； A: in atd_log'ic v&Gt&r [7 downto Q>; S fi : in acil_logiG_v&ct.ar (7 down DO O>;

勺 dataout: QU.C std 丄口gid veGLar 7 downto 10 )； 1 — 11 end exy; 12 S architectare bhv af exy is 13 HBEGIN IT SFROCL55 (A, S.LIf) 15 BEGIN 1€ H IFtEN-'l^ THEN 17 d 且.匸 aou.t<=A; 16 S ELSE 19 dataout<=&; 20 END IF： 21 END PROCESS；

b） 编译、调试过程 确定源代码文件为当前工程文件，点击【 编译结果有四个警告，文件编译成功。 c） 结果分析及结论 结果正确， 10、波形仿真 a） 波形仿真过程（详见实验步骤） b） 波形仿真波形图

i^.vhd Library IEEE;

Master Time Bar: s « 4 Pointei: 22 7 ns Inteivat 7.75 ns Start: 0 ps J ps

10JD ns T

20.0 its 30. O ns

~ i 40.

14.95 ns J

( J 创 X loT

14.95

processing】-【start compilation 】进行文件编译。

合集下载

门电路实验报告总结三篇

门电路实验报告总结三篇

门电路实验报告总结三篇篇一：电路实验心得体会经过了一个学期的电路实验课的学习，学到了很多的新东西，发现了自己在电路理论知识上面的不足，让自己能够真正的把点亮学通学透。

电路实验，作为一门实实在在的实验学科，是电路知识的基础和依据。

它可以帮助我们进一步理解巩固电路学的知识，激发我们对电路的学习兴趣。

首先，在对所学的电路理论课而言，实验给了我们一个很好的把理论应用到实践的平台，让我们能够很好的把书本知识转化到实际能力，提高了对于理论知识的理解，认识和掌握。

其次，对于个人能力而言，实验很好的解决了我们实践能力不足且得不到很好锻炼机会的矛盾，通过实验，提高了自身的实践能力和思考能力，并且能够通过实验很好解决自己对于理论的学习中存在的一些知识盲点。

对于团队协作与待人处事方面，实验让我们懂得了团队协作的重要性，教导我们以谦虚严谨的态度对待生活中的人与事，以认真负责的态度对待队友，提高了班级的凝聚力和战斗力，通过实验的积极的讨论，理性的争辩，可以让我们更加接近真理。

实验中应注意的有几点。

这样在做实验，才能做到心中有数，从而把实验做好做细。

一开始，实验比较简单，可能会不注重此方面，但当实验到后期，需要思考和理解的东西增多，个人能力拓展的方面占一定比重时，如果还是没有很好的做好预习和远离学习工作，那么实验大部分会做的很不尽人意。

一定要真正的做好实验前的准备工作，把预习报告真正的学习研究过，并进行初步的实验数据的估计和实验步骤的演练，这样才能在真正实验中手到擒来，做到了然于心。

不过说实话，在做试验之前，我以为不会难做,就像以前做的实验一样，操作应该不会很难，做完实验之后两下子就将实验报告写完，直到做完几次电路实验后，我才知道其实并不容易做。

它真的不像我想象中的那么简单，天真的以为自己把平时的理论课学好就可以很顺利的完成实验，事实证明我错了。

在最后的综合实验中，我更是受益匪浅。

我和同组同学做的是甲乙类功率放大电路，因为次放大电路主要是模拟电子技术的范畴，而自己选修专业与此有很大的联系，所以在做综合实验设计的时候，本着实践性，创新性，可行性和有一意义性的原则，选择了这个实验。

器件集电极开路门与三态输出门的应用实验报告

器件集电极开路门与三态输出门的应用实验报告

器件集电极开路门与三态输出门的应用实验报告集电极开路门与三态输出门的应用实验报告一、实验目的掌握TTL集电极开路(OC)门和三态(3S)输出门的逻辑功能及应用。

二、实验器件试验箱、万用表三、实验内容及数据1. OC门的特性及其应用(1) 参考图1.4.2，用OC门74LS03验证 OC门的“线与”功能。

RL为1kΩ时，写出输出F的表达式，观测输出与输入信号的逻辑关系，将数据填入自制表格中。

电路接线：5V：14 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 00 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 01 0 1 F 1 1 1 0 1 1 1 0 1 1 1 0 0 0 0 0 GND：7 十六位逻辑电平输出：4、5、13、12十六位逻辑电平显示：电阻（1K）电阻（1K）：6（6与11相连）原理：两个与非门相连，逻辑公式为：逻辑公式：F=(AB)’(CD)’ (2) 参考图1.4.7, 验证OC门74LS03的特性,输入A、B接逻辑电平输出信号，输出端Y接直流电压表。

VL接+5V,电阻RL为4.7k, 观测输出与输入信号的逻辑关系，如果去掉RL, 观测输出信号的变化。

VL改接+15V，检测输出信号的高电平和低电平电压。

去掉RL ，信号灯亮度增加，逻辑关系不变。

VL改接+15V，高电平电压：3.05低电平电压：0.22VL改接+15V，高电平电压：9.60低电平电压：0.10电路接线：5V：14 GND：7 十六位逻辑电平输出：4、5 十六位逻辑电平显示：电阻（1K）电阻（1K）：6 原理：两个与非门相连，逻辑公式为：逻辑公式：Y=(AB)’ 逻辑关系表： A 0 0 1 1(3) 参考图1.4-8，用OC门74LS03驱动COMS电路与非门CD4011,VL接+5V，调节电位器Rw，观察上拉电阻的取值对输出端Y的电平的影响。

门电路的测试实验报告

门电路的测试实验报告

门电路的测试实验报告门电路的测试实验报告引言：门电路是数字电路中最基本的组成单元之一，它能够实现逻辑运算和控制信号的处理。

本次实验旨在通过对门电路的测试，验证其功能和性能，以及探究其在数字电路中的应用。

实验目的：1. 理解门电路的基本原理和工作方式；2. 掌握门电路的测试方法和技巧；3. 分析门电路的性能参数和特点。

实验材料和仪器：1. 门电路芯片；2. 电源；3. 示波器；4. 信号发生器；5. 连接线。

实验步骤：1. 准备工作：将门电路芯片插入实验板上，并确保连接线的接触良好；2. 测试门电路的输入输出关系：将信号发生器的输出信号连接到门电路的输入端，通过示波器观察门电路的输出信号，并记录下输入输出的关系；3. 测试门电路的逻辑功能：根据门电路的真值表，设置不同的输入信号组合，观察门电路的输出信号是否符合逻辑运算的规律；4. 测试门电路的响应时间：通过改变输入信号的频率和幅度，观察门电路的响应时间，并记录下来；5. 测试门电路的功耗：通过测量门电路的输入电流和电源电压，计算门电路的功耗；6. 总结实验结果：分析门电路的性能参数和特点，总结实验结果。

实验结果和分析：1. 输入输出关系测试结果：根据不同的输入信号，门电路的输出信号呈现出明确的逻辑关系，验证了门电路的基本功能；2. 逻辑功能测试结果：门电路的输出信号与真值表中的逻辑运算结果一致，进一步验证了门电路的逻辑功能；3. 响应时间测试结果：门电路的响应时间与输入信号的频率和幅度有关，当频率和幅度较高时，门电路的响应时间较短；4. 功耗测试结果：门电路的功耗与输入电流和电源电压成正比，功耗较低，适合在数字电路中广泛应用。

结论：通过本次实验，我们验证了门电路的功能和性能，并深入了解了门电路在数字电路中的应用。

门电路作为数字电路的基本组成单元，具有逻辑运算、控制信号处理等重要功能，为数字系统的设计和实现提供了基础。

在实际应用中，我们可以根据需要选择不同类型的门电路，如与门、或门、非门等，来满足不同的逻辑运算需求。

三态输出门的测试

三态输出门的测试

实验报告四20100810410 计科四班阚琛琛【实验内容】1.测试三态门的静态逻辑功能，比较有无负载时候的区别；2.观察三态门在使能端有、无效时输入输出波形的变化；3.测量三态门传输时的延迟时间；4.测试三态门的电压传输特性曲线。

【实验环境】74LS125；示波器；信号发生器；实验箱；万用表；若干导线。

【实验电路】电路说明：如图所示，引脚14接VCC，7接GND，使能端接十六位逻辑电平之一1.在测试芯片静态逻辑功能时，输入分别接5V直流电压及地，在加上使能端时输出接一个发光二级管；2.在测试动态逻辑功能时，输入接实验箱上的CP连续脉冲，并将输入输出都连接在示波器上；3.在测试延迟时间时，输入接实验箱上的5MHZ的方波，再将输入输出接在示波器上；4.在测试传输特性曲线时，输入接信号发生器产生的三角波，再将输入输出都连在示波器上显示。

【实验过程】1.安插上74LS125芯片，按照上图说明连接电路，控制使能端有效与否，测得能端输入有效时，为禁止状态，输出高阻态，接二极管时不发光。

2.调整使能端，分别产生波形如下：使能无效：使能有效：则在使能无效时，输入出波形大致一致，当使能有效时，输出为一直线，即为高阻态。

3.调整电路，则输入输出波形为：则在图上读出延迟时间为63.2us.4.由信号发生器产生一个0-4.68V、1600HZ左右的三角波，调节示波器，显示电压传输特性曲线如图：则测得阀值电压为1.12V.【实验总结】1.在测三态门的静态逻辑功能时，要注意无负载时的连接方式，此时不能用导线接上二极管，否则跟有负载时的结果是一样的；2.在最后测动态传输特性曲线时，要注意三角波的大小和频率，并要保证一定是直流耦合，否则实验结果出不来；3.要注意用到实验前找到的资料，大致了解芯片的特性，及如何连接，并在实验中运用。

【实验评价】在实验中，由于输入输出有与信号发生器、示波器、直流电源及地相接，接头很多接在一起，所以信号会有一些干扰，导致波形会有一些误差。