当前位置：文档之家 › 第四章指令系统习题参考答案

第四章指令系统习题参考答案

  • 格式：docx
  • 大小：67.18 KB
  • 文档页数：4

1． ASCll 码是 7 位，如果设计主存单元字长为 32 位，指令字长为 12 位，是否合理？为什
么？

解：指令字长设计为
12 位不是很合理。主存单元字长为 32 位，一个存储单元可存放 4 个
ASCII
码，
余下 4 位可作为 ASCII 码的校验位（每个但是，
设计指令字长为 12 位就不合理了，
ASCII 码带一位校验位），这样设计还是合理的。

12 位的指令码存放在字长 32 位的主存单元中，
造成 19 位不能用而浪费了存储空间。

2. 假设某计算机指令长度为20 位，具有双操作数、单操作数、无操作数三类指令形式，每个操
作数地址规定用 6 位表示。问：
若操作码字段固定为 8 位，现已设计出 m条双操作数指令， n 条无操作数指令，在此情况下，这
台计算机最多可以设计出多少条单操作数指令？

解：这台计算机最多可以设计出 256-m-n 条单操作数指令
3．指令格式结构如下所示，试分析指令格式及寻址方式特点。

解：指令格式及寻址方式特点如下：
① 单字长二地址指令；
② 操作码 OP可指定 =64 条指令；
③ RR 型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定 16 个寄
存器
之一）；
④ 这种指令格式常用于算术逻辑类指令。

4．指令格式结构如下所示，试分析指令格式及寻址方式特点。

解：指令格式及寻址方式特点如下：
① 双字长二地址指令；
② 操作码 OP可指定 =64 条指令；
③ RS 型指令，两个操作数一个在寄存器中（
16 个寄存器之一），另一个在存储器中；
④ 有效地址通过变址求得：
E=（变址寄存器）±
D，变址寄存器可有 16 个。
5．指令格式结构如下所示，试分析指令格式及寻址方式特点。
解：指令格式及寻址方式特点如下：
① 单字长二地址指令；
② 操作码 OP可指定 =16 条指令；
③ 有 8 个通用寄存器，支持 8 种寻址方式；
④ 可以是 RR型指令、 SS型指令、 RS型指令、

6．一种单地址指令格式如下所示，其中 I 为间接特征， X 为寻址模式， D 为形式地址。
I ， X， D

组成该指令的操作数有效地址 E。设 R 为变址寄存器， R1 为基值寄存器， PC为程序计数器，请
在下表中第一列位置填入适当的寻址方式名称。

解： ① 直接寻址
② 相对寻址
③ 变址寻址
④ 基址寻址
⑤ 间接寻址
⑥ 基址间址寻址

7．某计算机字长 16 位，主存容量为 64K 字，采用单字长单地址指令，共有 40 条指令，试采用
直接、立即、变址、相对四种寻址方式设计指令格式。

解： 40 条指令需占用操作码字段（ OP） 6 位，这样指令余下长度为 10 位。为了覆盖主存 64K 字
的地址空间，设寻址模式（
X） 2 位，形式地址（ D） 8 位，其指令格式如下：

寻址模式定义如下：
X=00
直接寻址 有效地址 E=D （直接寻址为 256 个存储单元）
X=01
立即寻址
D 字段为操作数
X=10
变址寻址
有效地址 E= (R X) ＋ D （可寻址 64K 个存储单元）
X=11
相对寻址
有效地址 E= （ PC）＋ D （可寻址 64K 个存储单元）
其中 RX 为变址寄存器（ 16 位）， PC 为程序计数器（ 16 位），在变址和相对寻址时，位移
量 D可
正可负。

8．某机字长为 32 位，主存容量为 1M，单字长指令 , 有 50 种操作码 , 采用页面寻址、立即、直接
等寻址方式。 CPU中有 PC，IR ， AR, DR 和 16 个通用寄存器，页面寻址可用 PC高位部分与形式
地址部分拼接成有效地址。问：
（ 1）指令格式如何安排？
（ 2）主存能划分成多少页面？每页多少单元？
（ 3）能否增加其他寻址方式？

解: （ 1）依题意 , 指令字长 32 位，主存 1M字，需 20 位地址 A19-A0 。50 种操作码，需 6 位 OP，指令
寻址方式 Mode为 2 位，指定寄存器 Rn 需 4 位。设有单地址指令、双地址指令和零地
址指
令，现只讨论前二种指令。
单地址指令的格式为：

Mode=00 时为立即寻址方式，指令的 23－0
位为立即数；

Mode=01 时为直接寻址方式，指令的 19－0
位为有效地址。

双地址指令的格式为：

Mode1=01 时为寄存器直接寻址方式，操作数
S=(Rn) ；

Mode1=11 时为寄存器间址寻址方式 , 有效地址
E=(Rn) 。

Mode2=00 时为立即寻址方式，指令的 13-0 位为立即数；
Mode2=01 时为页面寻址方式；
Mode2=10 时为变址寻址方式，
E=(Rn)+D ；

Mode2=11 时为变址间址寻址方式 , E=((Rn)+D) 。

（ 2）由于页面寻址方式时， D 为 14 位，所以页面大小应为
＝ 16K 字，则 1M字可分为

＝ 64 个页面。可由 PC的高 6 位指出页面号。
（ 3）能增加其它寻址方式，例上述间址方式、变址间址寻址方式。

14. 从以下有关 RISC 的描述中，选择正确答案。
A. 采用 RISC 技术后，计算机的体系结构又恢复到早期的比较简单的情况。
B. 为了实现兼容，新设计的RISC，是从原来 CISC 系统的指令系统中挑选一部分实现的。
C． RISC 的主要目标是减少指令数，提高指令执行效率。
D． RISC 设有乘、除法指令和浮点运算指令。

解： C
15. 根据操作数所在位置，指出其寻址方式（填空）：
（ 1）操作数在寄存器中，为（ A）寻址方式。
（ 2）操作数地址在寄存器，为（B）寻址方式。
（ 3）操作数在指令中，为（ C）寻址方式。
（ 4）操作数地址（主存）在指令中，为（D）寻址方式
（ 5）操作数的地址，为某一寄存器内容与位移量之和可以是（
E， F， G）寻址方式。

解： A：寄存器直接；
D： 直接；
B ： 寄存器间接；

E ：相对；
C ：立即；

F ：基值；
G：变址

合集下载

第四章习题解答

第四章习题解答

第四章习题解答第四章习题解答1.计算机存储系统由哪几部分构成，各有什么特点？解答：3级存储器结构，即高速缓冲存储器（Cache）、内存储器和辅助存储器。

用Cache临时存放CPU最近一直在使用的指令和数据，以提高信息的处理速度。

与CPU 速度相当的静态随机存储器(SRAM)芯片组成，和内存相比，它存取速度快，但价格高，故容量较小。

内存用来存放计算机运行期间的大量程序和数据，多由MOS动态随机存储器(DRAM)芯片组成。

辅存是计算机最常用的输入输出设备，通常用来存放系统程序、大型文件及数据库等。

2.针对某intel 32位CPU，若其存储地址空间为0x00000~0x1ffff，那么该CPU访问地址为0x03ff3的字型数据以及地址为0x03456的半字数据，分别需要多少个总线周期？解答：intel 32位CPU存储地址空间分为4块，总线低2位地址信号无效。

0x03FF3对应bank3（低两位地址为11），则对该地址进行字类型数据访问需要2个总线周期：地址0x03ff0一次，此时BE3有效，得到字型数据的最低字节；地址0x03ff4一次，此时BE0，BE1，BE2有效，得到字型数据的高3个字节。

由0x3FF3，0x3FF4，0x3FF5，0x3FF6地址处的4个字节构成一个字0x03456对应bank2（低两位地址为10），则对该地址进行半字类型数据访问只需要1个总线周期，即地址为0x03454时，BE2，BE3有效，一个总线周期得到半字数据。

3.在intel cpu的实地址模式下，假设程序代码段地址为0x0234,代码段中的某个标号偏移地址为0x23，请问该标号的物理地址为多少？解答：实地址模式物理地址的行程过程：因此该标号的物理地址为：0x02340+0x23=0x023634.已知某32位intel微处理器的段描述符为0x3453002312890103，试指出该段描述符对应的段的起始地址与结束地址。

04周第四章指令系统1

04周第四章指令系统1


4.2.2 算术运算类指令
1.加法指令 2.减法指令
3.乘法指令
4.除法指令 5.乘加指令 6.查表、插值指令 7.十进制调整的BCD指令 8.增1、减1指令
1.加法指令
ABA Add B to A ; (A)+(B)→A ABX Add B to X ABY Add B to Y ABX Add accumulator B and register X ABY Add accumulator B and register Y ADDA Add without carry to accumulator A; (A)+(M)→B ADDB Add without carry to accumulator B ADDD Add without carry to accumulator D ADDX Add without carry to register X ADDY Add without carry to register Y ADCA Add with carry to accumulator A; (A)+(M)+C→A ADCB Add with carry to accumulator B ADED Add with carry to accumulator D ADEX Add with carry to register X ADEY Add with carry to register Y
② 将数据从堆栈中弹出如下：
PULA Pop register A ;(M(SP))→A,(SP)+1→SP PULB Pop register B PULC Pop register CCR PULCW Pop register CCRW PULD Pop register D PULX Pop register X PULY Pop register Y 弹出堆栈与压入堆栈相反，数据先弹出，然后堆栈 指针加1，栈顶缩小1。
操作系统第四章课后习题解答答案免费范文精选

操作系统第四章课后习题解答答案免费范文精选

P152第四章作业5. 运行时动态链接方式，是装入时链接方式的一种改进，将对某些模块的链接推迟到程序执行时才进行。

亦即，在执行过程中，当发现一个被调用模块尚未装入内存时，立即由 OS 去找到该模块，并将之装入内存，将其链接到调用者模块上。

优点：凡是在执行过程中未被用到的目标模块，都不会被调入内存和被链接到装入模块上，这样不仅能加快程序的装入过程，而且可节省大量的内存空间。

7.程序在运行过程中经常要在内存中移动位置，为了保证这些被移动了的程序还能正常执行，必须对程序和数据的地址加以修改，即重定位。

引入重定位的目的就是为了满足程序的这种需要。

要在不影响指令执行速度的同时实现地址变换，必须有硬件地址变换机构的支持，即须在系统中增设一个重定位寄存器，用它来存放程序在内存中的起始地址。

程序在执行时，真正访问的内存地址是相对地址与重定位寄存器中的地址相加而形成的。

13.在多道环境下，一方面，在内存中的某些进程由于某事件尚未发生而被阻塞，但它却占用了大量的内存空间，甚至有时可能出现在内存中所有进程都被阻塞而迫使 CPU 停止下来等待的情况；另一方面，却又有着许多作业在外存上等待，因无内存而不能进入内存运行的情况。

显然这对系统资源是一种严重的浪费，且使系统吞吐量下降。

为了解决这一问题，在操作系统中引入了对换(也称交换)技术。

可以将整个进程换入、换出，也可以将进程的一部分(页、段)换入、换出。

前者主要用于缓解目前系统中内存的不足，后者主要用于实现虚拟存储。

15.系统应具备三方面功能：对换空间管理，进程换出，进程换入。

24.在段页式系统中，为了便于实现地址变换，须配置一个段表寄存器，其中存放段表始址和段长TL。

进行地址变换时，首先利用段号 S，将它与段长TL 进行比较。

若 STL，表示未越界，利用段表始址和段号来求出该段所对应的段表项在段表中的位置，从中得到该段的页表始址，并利用逻辑地址中的段内页号 P 来获得对应页的页表项位置，从中读出该页所在的物理块号 b，再利用块号 b 和页内地址来构成物理地址。

04级微机系统第四章综合练习题(参考答案)

04级微机系统第四章综合练习题(参考答案)

微机系统第三章综合练习题专业班级学号姓名一．选择题1．下列4种描述中正确的是（）。

A．汇编语言只由指令语句构成。

B．汇编语言语句包括指令语句和伪指令语句和宏指令语句。

C．指令语句和伪指令语句都能经汇编程序翻译成机器代码。

D．指令语句和伪指令语句都不能经汇编程序翻译成机器代码。

2．下列不合法的标识符是（）。

A．RABC B．2A7tB C．?A2SB D．_Wl'43．指定起始地址偏移量的伪指令是（）。

A．PARA B．ORG C．SEGMENT D．PROC4．伪指令VAR DW ? 将在内存预留的存储空间是（）。

A．1字节 B．2字节 C．6字节 D．4字节5．伪指令BUF DB 20 DUP(0，1) 在内存中占用的存储空间是（）。

A．80字节 B．20字节 C．60字节 D．40字节6．伪指令VAR DT ?将在内存预留的存储空间是（）。

A．2字节 B．4字节 C．10字节 D．16字节7．阅读下列程序段，说明程序段执行后AX寄存器的内容是（）。

┆TAB DW 1，2，3，4，5，6 ；定义1～6为字数据ENTRY EQU 3 ；定义ENTRY＝3┆MOV BX，OFFSET TAB ；将TAB的偏移地址送BXADD BX，ENTRY ；BX←BX＋3MOV AX，WORD PTR [BX] ；将BX对应2个单元数据送AX┆A．0403H B．0300H C．0506H D． 0003H8．已知VAR DW l，2，$+2，5，6，若汇编时VAR分配的偏移地址是0010H，汇编后0014H单元的内容是（）。

A．16H B．05H C．14H D．06H解：符号$用在伪操作的参数字段时，表示地址计数器的当前值。

若汇编时VAR分配的偏移地址是0010H，且定义的是字数据，第1个字“1”即0001H，存放的存储单元的偏移地址是0010H和0011H，占两个存储单元；第2个字存放0002H，占用两个存储单元，其偏移地址是0012H和0013H，到第3个字时，$的值应该是VAR的偏移地址加上4个单元，即0014H，所以这时第3个字的值 $＋2＝0014＋2＝0016H，则汇编后的存储区如图题4－2所示。