13-1 集成触发器

逻辑功能: 输入分为2组 异步〔直接〕J=K=0
SD RD Q /Q
00 01 10 11
功能测试 ？
MC14027 CD4027
16 15 14 13 12 11 10 9
VDD 2Q 2Q 2CP 2RD 2K 2J 2SD CC4027 双上升沿J-K触发器
1Q 1Q 1CP 1RD 1K 1J 1SD VSS
3
时序电路〔计数器〕的波形测量方法
1 2 3 45 6 7 8 9
CP
0 1 0 10 1 01 1Q
问题： 0 0 1 1 0 0 1 1 2Q
1. 观测3个以上的波形，应该如何操作？ 两两比较… … 与谁比较？
2. CP CH1，1Q CH2。触发信源选谁？ 应选择频率低的，即CH2
3. 触发斜率应选上升沿还是下降沿？ 加计数器－上升沿；减计数器－下降沿
9
+5V 本卷须知
14 13 12 11 10 9 8 VDD 4B 4A 4Y 3Y 3B 3A
CC4011 四2输入与非门 1A 1B 1Y 2Y 2A 2B VSS 1234567
14 13 12 11 10 9 8 VDD 3C 3B 3A 3Y 1Y 1C
CC4023 三3输入与非门 1A 1B 2A 2B 2C 2Y VSS 1234567
14 13 12 11 10 9 8 VDD 3C 3B 3A 3Y 1Y 1C
CC4023 三3输入与非门 1A 1B 2A 2B 2C 2Y VSS 1234567
MC14023 CD4023
11
验收要求
坐标纸上画出CP,Q0，Q1，Z的加法和减 法时的波形图
在CP利用信号源的同步输出端输入1hz 的脉冲信号，利用Q0，Q1，Z分别连接 三个发光二极管控制发光二极管的亮灭 。

互补输出端， (一)由与非门组成的基本 正常工作时， 它们的输出 1. 电路结构及逻辑符号 状态相反。 Q Q
RS 触发器
Q Q
低电平有效 S R G1 G2 SD D RD D
置 1 端 ， 也置 0 端 ， 也 称置位端。 称复位端。 信号输入端 RD SD S 即 Set R 即 Reset Q = 1，Q = 0 时，称为触发器的 1 状态，记为 Q = 1； Q = 0，Q = 1 时，称为触发器的 0 状态，记为 Q = 0。
电路简单，是构成各种触发器的基础。 1. 输出受输入信号直接控制，不能定 时控制。 2. 有约束条件。
缺点
上页
下页
返回 返回
第 9章
9.2 几种常用的同步触发器
主要要求：
了解同步触发器的结构、工作特点和存在问题。 掌握 RS 触发器、D 触发器、JK 触发 器的逻辑功能及其特性方程。
上页
下页
返回 返回
第 9章
9.1 基本 RS 触发器
主要要求：
掌握与非门结构基本 RS 触发器的电路、逻辑 功能和工作特点。 掌握触发器的 0 态、1 态、置 0、置 1、触发方 式、现态、次态和空翻等概念。 了解触发器逻辑功能的描述方法。 上页 下页 返回 返回
第 9章
一、基本 RS 触发器
Basic Flip - Flop
辑
符
注 意 弄清输入 信号是低电平 有效还是高电 平有效。
S
R RD SD 0 1 0 1 Qn+1 不定 0 1 Qn
S SD RD 0 0 1 1 SD 0 1 0 1
R RD Qn+1 Qn 1 0 不定
号 特 性
SD RD 0 0 1 1

集成触发器时序逻辑电路区别于组合逻辑电路，其任意时刻的输出值不仅与该时刻的输入变量的取值有关，而且与输入变量的前一时刻状态有关。

组成时序电路的基本单元是触发器。

K J -触发器和D 触发器是两种最基本、最常用的触发器，是构成时序逻辑电路的基本元件。

这两种触发器可以进行功能的转换；可以组成计数器、移位寄存器等常用的时序逻辑部件。

触发器的使用应注意以下几个方面：其一为触发器都有异步置位端D S 和复位端D R ，低电平有效，置位或复位后应恢复为高电平；其二为触发器的触发输入分为上升沿或下降沿触发，实验时通常用逻辑开关手动发出，按下开关（开关由断开状态0转变为接通状态1），这时发出的触发信号为上升沿脉冲，松开开关（开关由接通状态1转变为断开状态0），这时发出的触发信号为下降沿脉冲，这一点应特别引起注意，以免引起逻辑混乱。

集成D 触发器74LS74和集成K J -触发器74LS112的引脚如图4.1所示。

集成D 触发器74LS74为14引脚芯片，每片含有两片触发器，含有异步置位端D S 和异步复位端D R ，触发器的触发输入方式为上升沿触发。

在时钟的上升沿时刻，触发器输出Q 根据输入D 而改变，其余时间触发器状态保持不变。

集成K J -触发器74LS112为16引脚芯片，每片含有两片触发器，含有异步置位端D S 和异步复位端D R ，触发器的触发输入方式为下降沿触发。

D 触发器74LS74的功能表见表 4.1；K J -触发器74LS112的功能表见表 4.2。

D 触发器的特征方程为n+1Q D =；K J -触发器的特征方程为n+1n n n n Q J Q K Q =+。

CCU D DRD R CCU D R DR D DD图4.1 74LS74和74LS112引脚图表4.174LS74功能表表4.274LS112功能表。

图4-5 钟控RS触发器及逻辑符号
(1) R=S=0时：C门、D门输出均为1，相当于基本触发器 R D = S D =1，所以触发器状态保持不变。 (2) R=0，S=1时：D门输出为0，C门输出为1，相当于 Q R D =1， S D =0，所以触发器输出Q=1， =0。 (3) R=1，S=0时：C门输出为0，D门输出为1，相当于 R D =0， S D =1，所以触发器输出Q=0，Q =1。 (4) R=S=1时：C门和D门输出均为0，相当于 R D = S D =0， R=S=1 C D 0 =0 则Q= Q =1，破坏了触发器的功能，实际不允许出现。
J
K
1) 当T=0时，C，D门输出均为1，触发器保持原状态不变， 即Qn+1=Qn。 n 2) 当T=1时，触发器状态发生转换，即Qn+1= Q 。 （2） 功能描述 1）钟控T触发器状态转换真值表
Q n +1
Qn Qn
2) 特征方程 取J=K=T, 代入JK触发器特征方程，可得T触发器特征方程
Q n +1 = TQ n + T Q n = T ⊕ Q n
S
R
(1) 当J=K=0时，C，D门均被阻塞(即输出1)，触发器保持原 状态不变，即Qn+1=Qn。 n (2) 当J=K=1时，触发器状态发生转换，即Qn+1= Q 。 Q (3) 当J=1，K=0时，如果触发器初始状态为Q=0， =1，则D Q 门输出1 ，C门输出为0，使触发器次态 Q=1， =0； 若触发器初始状态为1，则C门，D门输出均为1，触发器 Q 仍保持Q=1， =0。 Q (4) 当J=0，K=1时，如果触发器初始状态为Q=0， =1，则C 门，D门输出均为1，触发器保持0状态； Q 若触发器初始状态为Q=1， =0，则C门输出0，D门输出 Q 1，使触发器翻转到Q=0， =1。