第五章 - MOS集成电路的版图设计

实验一 MOS管版图设计

一、实验目的

1、了解版图设计基本流程

2、熟悉版图设计工具Virtuso的使用方法

3、根据要求画出NMOS和PMOS版图。

二、实验内容

1、回顾版图设计基本原理，如版图设计规则、工艺文件等。

2、熟悉版图设计工具Virtuso的使用方法

3、用Virtuso画NMOS和PMOS版图。其中PMOS的尺寸为mW6，mL1，NMOS的尺寸为mW3，mL1。

三、实验步骤

1、运行cadence工具

（1）用exceed登陆。（运行“Hummingbird Connectivity V7.0”，选择broadcast，显示当前可以登陆的工作站）

（2）将压缩“layout.tar.gz”文件包复制到自己的目录下，解压缩命令：tar –zxvf layout.tar.gz

在目录下会出现文件夹“layout”

（3）Virtuso启动：

在layout目录下启动。

$source /opt/bashrc

$icfb&（或layout）

2、版图设计基本流程

（1）建立一个新的库（file/new/library）。

（2）关联到指定工艺库。选择layout下面的tsmc18_文件添加。（tf文件的作用是描述“层”）

（3）手工画版图

先建立小的单元，然后以小单元为基础构成较大的单元、模块、芯片等。

AC：diff+cont+M1

VC12：M1和M2之间的通孔。M1+via+M2

PC：poly contact。Cont+poly+M1

3、熟悉快捷键的使用。以下是快捷键的总结。

Ctrl+E：放大，缩小

Ctrl+空格：删除

Ctrl+A：全选

Ctrl+Q Ctrl+F Ctrl+X

D:测量间距

Shift+d：取消标尺

Shift+z：缩小

Shift+e：取消repeat command选项

Shift+h：将鼠标放置在左下角上，归原点

集成电路版图与⼯艺课程设计之⽤CMOS实现Y=AB+C电路与版

图

1 绪论

1.1 设计背景

集成电路设计（Integrated circuit design, IC design），亦可称之为超⼤规模集成电路设计（VLSI design），是指以集成电路、超⼤规模集

成电路为⽬标的设计流程。集成电路设计涉及对电⼦器件（例如晶体管、电阻器、电容器等）、器件间互连线模型的建⽴。所有的器件和互

连线都需安置在⼀块半导体衬底材料之上，这些组件通过半导体器件制造⼯艺（例如光刻等）安置在单⼀的硅衬底上，从⽽形成电路。

近些年来，集成电路技术发展迅猛，促使半导体技术不断地发展，半导体技术正在进⼊将整个系统整合在单⼀晶⽚上的时代。故对VLSI的版

图设计的要求也越来越⾼。Tanner软件可提供完整的集成电路设计环境，帮助初学者进⼊VLSI设计领域。本设计采⽤Tanner Tools Pro ⼯

具，对逻辑为Y=AB+C进⾏电路设计与仿真、版图设计与仿真，在报告中给出电路图、版图与仿真结果。

1.2 设计⽬标

设计⽬标逻辑：Y=AB+C

⽤CMOS⼯艺设计逻辑为Y=AB+C的电路和版图。因为CMOS是天然的反逻辑输出，所以需要先设计出逻辑为/Y=/（AB+C）的电路，再将

输出接⼊⼀个CMOS反相器实现逻辑功能。

设计电路图（Schematic）时，N⽹络A与B串联且与C并联，P⽹络A与B并联且与C串联，在N和P⽹络的交界节点接⼊反相器后引出输出

Y。

设计版图（Layout）时，在P型衬底（P-Sub）上进⾏制作，所以N-MOS管可以直接掺杂制作，⽽P-MOS管需要先制作⼀个N阱（N-

Well），并在N阱⾥制作P-MOS管。整个设计⽐较简单，仅仅使⽤单层⾦属布线（Meteal）。

导出电路和版图⽹表（spice）⽂件，⽤Tspice软件进⾏仿真波形，分析电路和版图是否设计正确性以及其性能如何。在LVS验证中匹配电

路原理图和版图逻辑和尺⼨匹配性，完成整个设计过程。

集成电路版图设计习题答案第8章 MOS场效应晶体管

【习题答案】

1．请画出MOS晶体管的结构示意图。

答：

2．请简述MOS晶体管各个版图层的作用。

 答：阱层（Well）：阱层定义在衬底上制备阱的区域。NMOS管制备在P型衬底上，PMOS管制备在N型衬底上。一块原始的半导体材料，掺入的杂质类型只能有一种，即该衬底不是N型就是P型。如果不对衬底进行加工处理的话，该衬底只能制备一种MOS晶体管。CMOS集成电路是把NMOS晶体管和PMOS晶体管制备在同一个硅片衬底上，为了能够制造CMOS集成电路，需要对衬底进行处理，利用掺杂工艺在衬底上形成一个区域，该区域的掺杂类型和衬底的掺杂类型相反，这个区域就称为阱。

 有源区层（Active）：有源区层的作用是在衬底上定义制作有源区的区域，该区域包括源区、漏区和沟道。在衬底上淀积厚氧化层，利用光刻和刻蚀工艺在衬底上开窗口并把厚氧化层除去就可形成有源区，有源区之外的区域是场区。显然，MOS管必须而且只能制备在有源区内。

 多晶硅层（Poly）：多晶硅层的作用是定义制作多晶硅材料的区域。最早的MOS集成电路制造工艺只能制备一层多晶硅，而现在已经有能够制备两层多晶硅的工艺了。对于双层多晶硅工艺，第一层多晶硅主要用来制作栅极、导线和多晶硅—多晶硅电容的下极板，第二层多晶硅主要用来制作多晶硅电阻和多晶硅－多晶硅电容的上极板。双层多晶硅工艺具有多晶硅1和多晶硅2这两个版图层。

 P+注入层和N+注入层（P+ implant和N+ implant）：P+注入层定义注入P+杂质离子的区域，而N+注入层定义注入N+杂质离子的区域。由于NMOS晶体管和PMOS晶体管的结构相同，只是源漏区的掺杂类型相反。同时，有源区层只是定义了源区、漏区和沟道的区域，却没有说明源区和漏区的掺杂类型。P+注入层和N+注入层说明了注入杂质的类型，也就是说明了有源区的导电类型，实现了NMOS晶体管和PMOS晶体管的区分。

集成电路版图设计 CMOS集成电路⼯艺流程 剖⾯图 俯视效果，掩膜 PDK 设计规则 width space enclosure overlap extension DRC、LVS、ERC 环境设置 操作系统与Cadence软件 linux virtuoso spectre virtuoso schematic virtuoso layout ⽆源器件 电阻 种类 原理 电容 种类 原理 电感 种类 原理 有源器件 MOS 结构 原理 BJT 结构 原理 数字版图 基本数字单元标准化 ⾯积最⼩化 布线最简化 实例 逻辑⻔ 触发器 布局 布线 分频器 布局 布线 匹配⽅法 电阻 ⽅案 画法 差分对 ⽅案 画法 晶体三极管 ⽅案 画法 电流镜 ⽅案 画法 模拟版图 运算放⼤器 布局 差分对 电流镜 有源负载 电阻、电容 偏置电路 布线 带隙基准源 布局 差分对 电流镜 有源负载 电阻箱 晶体三极管电路 电容 启动电路 偏置电路 布线 版图可靠性 寄⽣效应 现象 成因 防护 闩锁效应 现象 成因 防护 天线效应 现象 成因 防护