低功耗CMOS电压基准源的设计解析

低温漂低功耗的带隙基准源技术设计摘要：设计一种低温漂低功耗的带隙基准结构，在传统带隙基准核心电路结构上增加一对PNP管，两个双极型晶体管叠加的结构减小了运放的失调电压对输出电压的影响，降低了基准电压的温度失调系数。

电路设计与仿真基于CSMC 0.5 μm CMOS工艺，经流片，测得室温下带隙基准输出电压为1.326 65 V，在-40～+85 ℃范围内的温度系数为2.563 ppm/℃；?在3.3 V电源电压下，整个电路的功耗仅为2.81 μW;在2～4 V之间的电源调整率为206.95 ppm。

关键词：带隙基准；低温漂；低功耗；CMOS便携式电子产品在市场上占有越来越大的份额，对低电压、低功耗的基准电压源的需求量大大增加，也导致带隙基准的设计要求有了较大的提高。

带隙基准广泛应用于数／模转换、模／数转换、存储器以及开关电源等数模混合电路中。

基准源的稳定性对整个系统的内部电源的产生，输出电压的调整等都具有直接且至关重要的影响。

基准电压必须能够克服制造工艺的偏差，系统内部电源电压在工作范围内的变化以及外界温度的影响。

由文献可知传统的一阶补偿通常可以得到10 ppm／℃左右的温度系数，而新发展的比较成熟的补偿技术，包括二阶温度补偿，分段线性补偿，指数温度补偿等其他的补偿方法，文献中所提及的电路的结构均比较复杂，或受到比较多的工艺的限制，或运用BiCMOS工艺，其制造成本比较高。

在此设计一种以共源共栅电流镜为负载的低温漂高电源抑制比CM OS带隙基准电压源，利用新型核心电路和NMOS为输入管的套筒式共源共栅运算放大器使得带隙基准的输出温度系数远小于传统带隙基准的温度系数。

1 曲率补偿的带隙基准1．1 VBE的温度特性由文献可知，双极型晶体管的VBE的温度曲线不是简单地随温度做线性变化的，其温度特性为：其中：VBG0为由零度推导出的PN结外接电压；T0为参考温度，T为绝对温度；VB E0是双极晶体管在温度为T0时的发射结电压；η为与温度无关，但与工艺有关的一个参数；α的值与集电极电流Ic的温度特性有关(I0与温度成正比即PTAT电流时α=1；当I0是与温度无关的电流时，α=0)。

一种全CMOS基准的低功耗LDO设计与研究一种全CMOS基准的低功耗LDO设计与研究摘要：低压差稳压器(LDO)，作为一种重要的电源管理器件，被广泛应用于手机、平板电脑和其他消费电子产品中。

然而，随着移动设备的不断发展，对LDO的功耗和稳定性提出了更高的要求。

本文介绍了一种基于全互补金属氧化物半导体(CMOS)工艺的低功耗LDO的设计与研究，主要包括电路结构设计、核心电路设计以及参数优化等内容。

通过仿真和实验结果的分析，证明了该设计在低功耗和高稳定性方面具有良好的性能。

关键词：低压差稳压器(LDO)；全CMOS；功耗；稳定性；设计；仿真；实验1. 引言低压差稳压器(LDO)作为一种重要的线性电源管理器件，具有输入和输出压差较小、能够提供稳定输出电压的特点，在电源管理系统中扮演着重要的角色。

传统的LDO设计中，常采用双极性差动对的结构，但由于功耗和性能的限制，难以满足现代移动设备的要求。

因此，设计一种低功耗LDO对于移动设备的电源管理至关重要。

2. 电路结构设计本设计采用了一种基于全互补金属氧化物半导体(CMOS)工艺的LDO结构。

该结构由可调电流源、电流镜、误差放大器、输出级和反馈电路组成。

其中，可调电流源和电流镜主要用于产生稳定的电流，误差放大器用于误差检测和放大，输出级用于输出稳定电压，反馈电路用于控制误差电压。

3. 核心电路设计在本设计中，核心电路采用了一种新型基准电路设计，以提高LDO的稳定性和降低功耗。

该基准电路利用了PMOS和NMOS晶体管的互补特性，通过电荷积分和电流源控制实现了稳定的基准电压。

在设计过程中，需要考虑晶体管的参数匹配、阻值和电流的选择等因素，以确保基准电路的可靠性和精度。

4. 参数优化为了进一步提高LDO的性能，需要对电路的参数进行优化。

首先，通过仿真和对比分析，选择合适的电流源和电流镜参数，以保证LDO输出电压的稳定性和纹波控制。

其次，通过调整误差放大器和反馈电路的增益和带宽，提高LDO的动态响应速度和环路稳定性。

---文档均为word文档，下载后可直接编辑使用亦可打印---摘要随着电子产品的更新和互联网的发展，集成电路的功耗逐渐成为制约电子产品小型化和长续航的瓶颈问题。

为了适应集成电路低功耗的趋势，越来越多基准电压源的研究和设计进入了纳瓦水平。

但是，传统的基准电压源电路中，电阻往往是不可缺少的，低成本的要求使得集成电路的数字化程度逐渐加深，因此研究设计结构简单，占用面积小，可使用标准数字CMOS 技术实现的低功耗基准电压源具有重要的意义。

本文设计的低功耗基准电压源基于MOSFET亚阈值区的特性，MOSFET阈值电压作为重点分析和考虑的因素。

从物理结构分析了亚阈值区MOSFET的原理及特点，讨论了影响MOS管阈值电压大小的因素，分析了亚阈值管的部分电流电压特性。

文中详细的对基准电压源整体电路结构及其工作原理作了简单介绍，并给出了各个主要子模块电路的设计。

本设计基于SMIC 0.18um CMOS工艺，首先设计了一种全MOSFET结构的低功耗基准电压源，性能基本达到指标要求，利用Cadence Spectre完成电路仿真并完成版图设计。

本文设计的低功耗基准电压源的优势以及创新之处在于：实现了低的电路功耗，在1.8V电源电压下，输出电压为470mV时，电路的总功耗约为111nW，电源抑制比达到-30db以上，温度系数为92.8ppm/℃，最终设计达到了预期的设计目标。

版图设计部分对每一个模块都进行了优化，整体采用三层金属线连接，减少了对工艺的需求。

利用Calibre软件完成了电路DRC验证与LVS验证，最终完成可流片的版图，总面积为210um*140um，实现了无电阻，无双极型晶体管的全MOS结构，占用面积小，与数字CMOS工艺兼容，节省生产制造成本。

关键词：低功耗，全MOS结构，基准电压源With the updating of electronic products and the progress of the Internet, the power consumption of integrated circuits has gradually become a bottleneck restricting the miniaturization and long-term sustainability of electronic products. In order to adapt to the trend of ultra-low power consumption of integrated circuits, more and more research and design of reference voltage sources have entered the Nava level. However, in the traditional voltage reference circuit, resistance is often indispensable. The requirement of low cost makes the digitization of integrated circuits deepen gradually. Therefore, the research and design of ultra-low power reference voltage source with simple structure and small occupancy area can be realized by using standard digital CMOS technology.The ultra-low power reference voltage source designed in this paper is based on the characteristics of the sub-threshold region of MOSFET. The threshold voltage of MOSFET is the key factor for analysis and consideration. The principle and characteristics of the sub-threshold MOSFET are analyzed from the physical structure. The factors affecting the threshold voltage of the MOSFET are discussed. The partial current and voltage characteristics of the sub-threshold MOSFET are analyzed. In this paper, the overall circuit structure and working principle of the reference voltage source are introduced in detail, and the design of each main sub-module circuit is given.Based on SMIC 0.18um CMOS technology, an ultra-low power reference voltage source with all-MOSFET structure is designed. Its performance basically meets the requirements. The circuit simulation and layout design are completed by Cadence Spectre. The advantages and innovations of the ultra-low power reference voltage source designed in this paper lie in the realization of ultra-low circuit power consumption. When the output voltage is 470mV at 1.8V supply voltage, the total power consumption of the circuit is about 111nW, the power supply rejection ratio is above - 30db, and the temperature coefficient is 92.8ppm/. Finally, the design achieves the expected design goal. In the layout design part, each module is optimized, and only two layers of metal wires are used to connect the whole module, which reduces thedemand for process. The DRC verification and LVS verification of the circuit are completed by Calibre software. Finally, the layout of the flow sheet is completed. The total area is 210 um*140 um. The all-MOS structure without resistor and bipolar transistor is realized. The occupied area is small. It is compatible with the digital CMOS process and saves the cost of production and manufacture.Key words: ultra-low consumption, All-MOS, V oltage reference目录摘要 (I)ABSTRACT........................................................................................... I I 第1章绪论 .. (6)1.1背景与意义 (6)1.2研究历史及现状 (6)1.3研究内容与方法 (7)第2章关键技术介绍 (8)2.1全MOSFET结构 (8)2.2电压模基准 (8)2.3拓扑结构 (9)2.4全定制设计 (10)2.5CMOS基准源主要性能指标 (10)2.5.1 温度系数（Temperature Coefficient，TC） (10)2.5.2 电源抑制比（Power Supply Rejection Ratio，PSRR） (10)2.5.3 功耗（Power Consumption） (10)第3章电路模块设计 (12)3.1一种结构新颖的纳安电流偏置电路设计 (12)3.2CTAT电压产生电路设计 (14)3.3PTAT电压补偿电路设计 (15)3.4整体结构及基准输出 (16)第4章电路仿真 (18)4.1整体电路功能仿真 (18)4.2直流特性仿真 (19)4.3基准输出电压的温度特性 (19)4.4电源抑制比仿真 (20)4.5基准源部分性能 (20)第5章基准电压源的版图设计 (22)5.1集成电路版图设计（LAYOUT）概述 (22)5.2MOS管的匹配 (22)5.3NMOS/PMOS晶体管的版图实现 (23)5.4串联晶体管的版图实现 (24)5.5并联晶体管的版图实现 (24)5.6 P18与P33的版图对比 (26)5.6低功耗全MOS基准电压源版图设计 (26)第6章基准电压源的版图验证 (29)6.1验证概述 (29)6.2版图验证的项目 (29)6.2.1 设计规则检查（DRC） (29)6.2.2 版图和电路图一致性比较（LVS） (30)6.3基准电压源的设计规则检查（DRC） (31)6.4基准电压源的版图电路图对比检查（LVS） (34)第7章结论 (36)参考文献 (37)致谢 (38)第1章绪论近几年来，集成电路在当前电子科技领域不断发展，所具备的信息处理能力和运算速度随着技术的发展越来越高，然而随着运算速度和强度的增加，功耗也越来越大，而在集成电路设备的设计过程中，集成电路的设计及运用者只能从集成电路的性能和功耗中进行二选一或者折中选择，对于当前集成电路在纳米领域的发展产生了严重的制约，也影响了集成电路的超大规模集成发展。

低功耗CMOS电压基准源的设计
郭丽芳;姚若河;李文冠
【期刊名称】《现代电子技术》
【年(卷),期】2008(31)12
【摘要】给出一低功耗、低温度系数的电压基准源电路的设计.其特点是利用工作在弱反型区晶体管的特性,该电压基准源采用CSMC 0.5μm,两层POLY,一层金属的CMOS工艺实现,芯片面积为0.036 75 mm2.测试结果表明:其最大工作电流不超
过380 nA;在2.5～6 V工作电压下,线性调整率为0.025%;4 V输入电压;20～100℃范围内,平均温度系数为64 ppm/℃.以更小的面积,更低的功耗实现了电压基准源
的性能.
【总页数】4页(P27-30)
【作者】郭丽芳;姚若河;李文冠
【作者单位】华南理工大学,物理科学与技术学院,广东,广州,510640;华南理工大学,物理科学与技术学院,广东,广州,510640;华南理工大学,物理科学与技术学院,广东,
广州,510640
【正文语种】中文
【中图分类】TN710
【相关文献】
1.低静态电流CMOS电压基准源设计 [J], 李先锐;李玉山;来新泉
2.低功耗高精度全CMOS基准源的设计 [J], 王万金;陈群超
3.一种新颖的低电压CMOS带隙基准源设计 [J], 余国义;孙丽娟;邹雪城;刘三清
4.非线性补偿的低温漂低功耗CMOS带隙基准源的设计 [J], 吴志明;杨鹏;吕坚;蒋亚东
5.低功耗高电源抑制比CMOS带隙基准源设计 [J], 曾健平;田涛;刘利辉;晏敏因版权原因，仅展示原文概要，查看原文内容请购买。

一种超低功耗全CMOS基准电路佚名【摘要】设计了一种超低功耗全CMOS基准电路:既能产生1 nA的基准电流又能产生560 mV的基准电压.通过亚阈值设计方法有效降低了基准电路的功耗;采用工作在深线性区的MOS管取代了传统基准电路中的电阻,大大降低了面积;采用共源共栅电流镜提高了电源抑制比.利用SMIC 55 nm的工艺,使用Cadence Spectre 对电路进行了仿真.仿真结果表明,在-40℃到110℃的温度范围内,基准电流的温漂系数为0.28％/℃,基准电压的温漂系数为24 ppm/℃;在0.9 V到2 V电源电压范围内,基准电流的电源电压调整率为2.6％/V,基准电压的电源电压调整率为0.48％/V;在100 Hz处,基准电流的PRSS为-34 dB,基准电压的PRSS为-50 dB.功耗为6 nW,芯片版图面积仅0.00042 mm2.【期刊名称】《电子设计工程》【年(卷),期】2019(027)001【总页数】6页(P14-18,24)【关键词】基准电流;基准电压;CMOS;超低功耗;亚阈值【正文语种】中文【中图分类】TN432随着物联网的快速发展，超低功耗设计已经成为了模拟集成电路领域研究者的重点研究方向[1]。

在可预见的未来，超低功耗模拟集成电路的发展将给可穿戴智能设备、智能家居、无线传感器网络等低功耗应用带来革命性的变化[2]。

基准电流源和基准电压源是模拟/混合信号集成电路的重要组成部分，它们为电路设计提供了与稳定的参考电流和参考电压。

在超低功耗模拟/混合信号集成电路设计中，要求其拥有极低的功耗以及较高的电源电压和温度特性，以满足超低功耗的要求。

传统的基准电压通过带隙基准电路产生，即一个正温度系数的电压和一个负温度系数的电压相互补偿得到。

负温度系数电压通常由一个双极型晶体管基极发射极电压得到，而正温度系数电压则由两个双极型晶体管基极发射极电压差得到[3]。

文献[4]基于传统带隙基准电路，采用亚阈值设计方法，设计了一款温漂系数仅为14.8 ppm/℃，功耗为68 nW的电压源，但是该电路包含三极管和电阻，工艺兼容性较差，面积较大。

一种用于低功耗LDO的CMOS电压基准设计杨学硕;陆铁军;宗宇【摘要】电压基准是LDO线性稳压器的核心部分,它的精度直接影响到输出电压的精度.本文针对低功耗LDO线性稳压器一方面有较低的静态电流的要求,另一方面又有较高的精度要求,提出了一种简单实用的电压基准电路.本电路采用 TSMC 0.18 μm 混合信号 CMOS 工艺,仿真结果显示,输出基准电压为 1.213 V,静态电流为 538 nA,在-55~125 ℃温度范围内,温度系数仅为10.58 ppm/℃,低频时的电源抑制比为-85 dB.%Voltage reference is the core of LDO linear regulator. Its precision decides the accuracy of LDO output voltage directly. Low-power LDO linear regulator needs low-quiescent current on one hand, and high precision on the other hand. Based on the two major requirements, a simple but useful voltage reference is proposed in this paper. The circuit has been implemented in a TSMC 0.18-um mixed-signal CMOS technology. The simulation results show that it can output a steady voltage of 1.213V, and only dissipates 538nA quiescent current. The circuit also achieves a good temperature coefficient of 10.58ppm/oC over the temperature range of-55℃to 125℃. And the PSR can be reduced to-85 dB at low frequency.【期刊名称】《电子设计工程》【年(卷),期】2015(023)022【总页数】4页(P98-100,104)【关键词】电压基准;线性稳压器;低静态电流;温度系数【作者】杨学硕;陆铁军;宗宇【作者单位】北京微电子技术研究所北京 100076;北京微电子技术研究所北京100076;北京微电子技术研究所北京 100076【正文语种】中文【中图分类】TN433随着手机、PDA、笔记本电脑等便携式电子产品在日常生活中的普及，LDO因其低噪声、低功耗、高电源抑制比、线路成本低等，而得到广泛的关注[1]。