带隙基准设计实例
- 格式：doc
- 大小：495.00 KB
- 文档页数：13
下载文档原格式
合集下载
无运放带隙基准电路设计
无运放带隙基准电路设计
运放带隙基准电路（opamp bandgap reference circuit）是一种基于运放的电路，用于提供稳定的参考电压。
它的设计基于运放的放大特性和电压反馈机制，通过差分放大和反馈调整，产生一个相对稳定的参考电压。
下面是一种常见的运放带隙基准电路的设计：
1. 选择一个适当的运放芯片，具有低噪声、高增益和低温漂移等特性。
2. 将运放芯片的非反相输入端与反相输入端相连，形成一个差分输入。
3. 将一个稳定的参考电压Vref1与非反相输入端相连。
4. 将运放芯片的反相输入端与一个电阻R1相连，然后将R1与一个稳流二极管D1的阴极相连。
5. 通过调整R1的值，使得二极管D1的电流可以产生一个正向电压降，并且与稳定的参考电压Vref1相等。
6. 将运放芯片的输出端与R1与D1的连接处相连，形成一个反馈回路。
7. 调整运放芯片的反馈电阻R2的值，使得输出电压与稳定的参考电压Vref2相等。
通过以上设计，运放正向反馈的放大特性和电压反馈机制可以保证输出电压与参考电压的稳定性。
同时，稳定的参考电压Vref1的产生通过差分放大和反馈调整的方式可以减少温度、电源等参数的影响。
需要注意的是，具体的设计参数需要根据具体的应用要求来确定，比如参考电压的稳定性要求、输出电压的范围等。
同时，在实际设计过程中，还需要考虑电源稳定性、电路布局和滤波等因素，以确保设计的稳定性和可靠性。
最新(拉扎维)第十一章带隙基准(模拟cmos集成电路设计)
Bandgap Ref Ch. 11 # 10
华大微电子：模拟集成电路原理
与温度无关的偏置
正温度系数电压
V B E V B1E V B2E V Tln n IS 1 0 IV Tln IIS 0 2 V Tln VBE k lnn T q
Bandgap Ref Ch. 11 # 11
华大微电子：模拟集成电路原理
本讲内容
华大微电子：模拟集成电路原理
• 概述 • 与电源无关的偏置 • 与温度无关的基准 • PTAT电流的产生 • 恒定Gm偏置 • 实例分析
Bandgap Ref Ch. 11 # 19
华大微电子：模拟集成电路原理
PTAT电流的产生
Bandgap Ref Ch. 11 # 20
华大微电子：模拟集成电路原理
(拉扎维)第十一章带隙基准 (模拟cmos集成电路设计)
本讲内容
华大微电子：模拟集成电路原理
• 概述 • 与电源无关的偏置 • 与温度无关的基准 • PTAT电流的产生 • 恒定Gm偏置 • 实例分析
Bandgap Ref Ch. 11 # 2
本讲内容
华大微电子：模拟集成电路原理
• 概述 • 与电源无关的偏置 • 与温度无关的基准 • PTAT电流的产生 • 恒定Gm偏置 • 实例分析
Bandgap Ref Ch. 11 # 13
华大微电子：模拟集成电路原理
与温度无关的偏置
Bandgap Ref Ch. 11 # 14
华大微电子：模拟集成电路原理
与温度无关的偏置
VoutVB2 E1R R3 2VTlnnVOS
Bandgap Ref Ch. 11 # 15
华大微电子：模拟集成电路原理
华大微电子：模拟集成电路原理
与温度无关的偏置
正温度系数电压
V B E V B1E V B2E V Tln n IS 1 0 IV Tln IIS 0 2 V Tln VBE k lnn T q
Bandgap Ref Ch. 11 # 11
华大微电子：模拟集成电路原理
本讲内容
华大微电子：模拟集成电路原理
• 概述 • 与电源无关的偏置 • 与温度无关的基准 • PTAT电流的产生 • 恒定Gm偏置 • 实例分析
Bandgap Ref Ch. 11 # 19
华大微电子：模拟集成电路原理
PTAT电流的产生
Bandgap Ref Ch. 11 # 20
华大微电子：模拟集成电路原理
(拉扎维)第十一章带隙基准 (模拟cmos集成电路设计)
本讲内容
华大微电子：模拟集成电路原理
• 概述 • 与电源无关的偏置 • 与温度无关的基准 • PTAT电流的产生 • 恒定Gm偏置 • 实例分析
Bandgap Ref Ch. 11 # 2
本讲内容
华大微电子：模拟集成电路原理
• 概述 • 与电源无关的偏置 • 与温度无关的基准 • PTAT电流的产生 • 恒定Gm偏置 • 实例分析
Bandgap Ref Ch. 11 # 13
华大微电子：模拟集成电路原理
与温度无关的偏置
Bandgap Ref Ch. 11 # 14
华大微电子：模拟集成电路原理
与温度无关的偏置
VoutVB2 E1R R3 2VTlnnVOS
Bandgap Ref Ch. 11 # 15
华大微电子：模拟集成电路原理
《带隙基准电压源》课件
带隙基准电压源 的发展趋势与展 望
技术创新方向探讨
提高精度和稳定 性：通过改进电 路设计和材料选 择，提高基准电 压源的精度和稳 定性。
降低功耗：通过 优化电路设计和 采用低功耗器件， 降低基准电压源 的功耗。
集成化：将基准 电压源与其他电 路模块集成，提 高系统的集成度 和可靠性。
智能化：通过引 入智能控制算法， 提高基准电压源 的自适应能力和 抗干扰能力。
测试设备：包括电压源、电 流源、示波器、万用表等
测试步骤：按照测试标准进行， 包括设置参数、测量数据、分 析结果等
评估标准及流程详解
评估标准： 精度、稳 定性、温 度特性、 电源抑制 比等
评估流程： 测试准备、 测试实施、 数据分析、 结果评估 等
测试准备： 选择合适 的测试设 备、设置 测试条件 等
感谢您的观看
汇报人：PPT
案例一：用于ADC/DAC转换器的基准电压源设计
应用背景：ADC/DAC转换器需要稳定的基准电压源 设计要求：高精度、低噪声、低功耗 带隙基准电压源的优势：温度稳定性好、精度高、功耗低 设计方法：选择合适的带隙基准电压源芯片，进行电路设计和调试 应用效果：提高了ADC/DAC转换器的性能和稳定性
案例二：用于PLL锁相环的基准电压源设计
设计过程中需要注意电压源的稳定性和精度 优化建议：采用高精度的电阻和电容，提高电压源的稳定性 注意电源噪声对电压源的影响，采用滤波器进行抑制 优化建议：采用低噪声的电源，提高电压源的精度 注意温度对电压源的影响，采用温度补偿技术进行校正 优化建议：采用高精度的温度传感器，提高温度补偿的精度
带隙基准电压源 的应用案例分析
功耗：带隙基准电压源的功耗较低， 适合在低功耗系统中使用
一种CMOS带隙基准的软启动电路设计
（ 系统加 电后 ， １ ） 只要 Ｅ Ｎ是低 电平 ， 电路产生偏置 电
ｖ Ｃ ｃ
ｌ
Ｖ Ｃ Ｃ
ｌＩ与 Ｖ Ｃ ａＢ 、 Ｃ
ＣＩ与 Ｖ Ｃ ｏｏ ） Ｃ
图 ４Ｓ Ａ Ｔ中 的偏 置 电流 Ｔ Ｒ
：
一
工作 ， 当 在某一个值 时 ， 电流 达 到峰值 （ 的具 体 两者
电路上 电后 ，Ｔ Ｒ Ｓ Ａ Ｔ为基准源 的补偿 电容提供 充电 电流 ， 启动带隙基准 电路 ， 并在启动后 ， 关断充 电电流 。 它
２ 仿真验证
对 电路 进行 了性 能 指标 的仿 真 验 证 。模 型 基 于
３ ２
一
种 Ｃ Ｏ 带隙基准的软启动电路设计 ＭＳ
电子 质量 （ １第０ 期） ２２ ６ ０
Ｔ ¨＾蹲 Ｅ
！
参考文献 ：
“
ｈ
，
嚣 ’ ，
’
图 ８Ｖ Ｃ ３Ｏ Ｔ ＭＰ ２ ℃ ， ｄ ／ ＴＳ Ｆ ， 动 特性 曲线 图 Ｃ ＝ ．Ｖ，Ｅ ＝ ５ Ｍｏ ｅ Ｔ ，Ｓ，Ｆ启 － － ＝
［ Ｒ Ｎ Ｏ － Ｒ ．ｕｒ ｔｅ ｉ ｅｔ ｗ ｖｌ ｇ，ｗ １ Ｉ Ｃ Ｎ ＭＯ Ａ Ｇ ＡＣ ｒ ｎ ｆｃ ｎ， ｏ ａｅ ｏ ］ ｅ ｉ ｌ ｏ ｔ ｌ
ｄ ｏ － ｕ ｅｕａｏｓＤ］ ｈ ｈ ｓｓ ｔ ｎａＧｅｒｉ ｎｔ ｒｐ ｏ ｔ ｇ ｌｔｒ［ ． Ｄ Ｔ ｅｉ Ａ ｌ ｔ： ｏｇａＩ ｓ — ｒ Ｐ ， ａ ｉ
ｔ ｔ ｆＴ ｃ ｎ ｌｇ ，９ ６７ ７ ． ｕ ｅｏ ｅ ｈ ｏｏ ｙ １ ９ ：６— ９
［］ ＡＹ ＰＲ， ＹＥ ＨＵ ＴＰＪ ａｙｉ ａ ｄＤ ｓ ｎ ２ＧＲ ＭＥ Ｒ Ｒ Ｇ， ＲＳ ． ｌ ｓ ｎ ｅ ｉ Ａｎ ｓ ｇ ｏ ｎ ｌｇ ｎｅｒｔｄＣｒｕｔ［ ．ｏ ｒ ｄｔ ｎＮｅ ｏｋ： ｆ ａｏ ｔｇａｅ ｉ ｉ Ｍ］ ｕｔ Ｅ ｉｏ ． ｗ Ｙ ｒ Ａ Ｉ ｃ ｓ Ｆ ｈ ｉ
cadence-带隙基准电压的设计
c ade n c e-带隙基准电压的设计(共8页)-本页仅作为预览文档封面，使用时请删除本页-带隙基准电压的设计王旭 113163一、设计指标VDD=3V~6V Vref = PPM<20ppm/℃二、电路原理图三、原理分析1、核心思想：利用PTAT 电压和双极性晶体管发射结电压的不同的温度特性，获取一个与温度及电源电压无关的基准电压。
2、详细机理分析 带隙电压基准的基本原理：0=∂∂+∂∂⋅-+T V T V βα0V V T ++∂⎛⎫> ⎪∂⎝⎭0V V T --∂⎛⎫< ⎪∂⎝⎭αβ∑REF V V αβ+-=⋅+⋅基准电压表达式 ： 双极型晶体管，其集电极电流（IC ）与基极-发射极电压（VBE ）关系为：其中， 利用此公式推导得出VBE 电压的温度系数为其中， 是硅的带隙能量。
当 时这个温度系数本身就与温度有关。
正温度系数的产生机理：如果两个同样的晶体管（IS1= IS2= IS ，IS 为双极型晶体管饱和电流）偏置的集电极电流分别为nI0和I0，并忽略它们的基极电流，那么它们基极-发射极电压差值为因此，VBE 的差值就表现出正温度系数这个温度系数与温度本身、集电极电流都无关。
利用上面的正，负温度系数的电压，可以设计一个零温度系数的基准电压，有以下关系：因为因此令， 只要满足上式 ，便可得到零温度系数的VREF 。
故有：REF VV Vαβ+-=⋅+⋅exp()C S BE T I I V V =T V kT q=(4)BE T g BEV m V E q V TT -+-∂=∂ 1.12g E eV =1.5m ≈-750BE V mV≈300T K =1.5BE V T mV C ∂∂≈-︒12BE BE BE V V V ∆=-0012ln ln ln T T T s s nI I V V V n I I =-=ln 0BE V kn T q ∂∆=>∂(ln )REF BE T V V V n αβ=⨯+⨯1.5/BE V T mV C ∂∂≈-︒0.087/T V T mV C ∂∂≈︒1α=(ln )(0.087/) 1.5/n mV C mV C β⨯︒=︒(ln )17.2n β⨯≈nV R R V V T BE REF ln 123+=结合以上基本原理，现返回到最初选择的拓扑图，分别采用电流镜接法，M3、M4使得I1与I2电流相等，而M1与M2的电流镜接法又使得X 与Y 点的电位相等。
带隙基准设计
带隙基准参数设计基准源核心电路参数设计首先，考虑两个三极管发射极面积之比N的选取。
由上述公式可知：N值越大，则R2/R3的比例就越小，从而可以减小电阻的版图面积。
但是N值越大，也会导致三极管的静态电流增大。
折中选取N=8，这样版图可以采用中心对称布局，有利于减少匹配误差。
假设选取的工艺下的三极管的电流大于1uA时，V BE的输出曲线较为平滑。
从节省功耗的角度，假定流过三极管集电极的电流为1uA。
由上述公式可知，当N=8、IR3=1uA、T=300K时，计算得：考虑到R1和R2的数值数倍于R3，则电阻值太大，消耗版图面积太大。
因此，作为折中，选取R3为10K，电流值为5uA左右。
确定了以上参数后，考虑一阶补偿时R2的取值。
对上述公式在T0处求导可得：令上式为零，即进行一阶补偿，可得：化简得：代入参数，V G0=1.205V，查图可知V EB1在5uA的偏执电流下约为716mV，300K温度下V T0=26mV，r=3.2，a=1（三极管的偏置电流为PTA T），N=8，计算得：为了产生600mV的输出电压，需要调整R4的值。
由上式可以推出：在T=300K条件下代入各值，求得R4=48.5K。
考虑到各个电阻阻值偏大，故将各电阻设为高阻多晶型。
然而，高阻多晶虽然有很高的方阻，但是工艺稳定性不太好，故后期的Trimming 工序是必不可少的。
最后，确定电流镜的尺寸。
采用适当偏小的宽长比，可以提高电流镜的过驱动电压，进而可以减小电流镜阈值电压失配所带来的影响。
另外，沟道长度调制效应也是一个重要影响因素，考虑到低压应用不能使用Cascode结构，可以增大器件的栅长来减小沟道长度调制效应的影响。
但是过大的沟道长度会导致版图的面积的增加，需要在性能和版图面积之间做出折中。
经过计算与迭代仿真，选取M1、M2和M3的宽长比为10um/1um。
注意电流镜的版图设计中需采用中心对称布局以减小误差。
综上，通过理论分析，确定带隙核心电路的器件参数为：运算放大器设计运放的性能对带隙的性能有着直接的影响。
常见的带隙基准电压产生电路
常见的带隙基准电压产生电路咱们今天来聊聊一个挺有意思的话题——常见的带隙基准电压产生电路。
大家可能听了这名字就有点蒙圈：“带隙？基准电压？这不是啥高大上的科技吗？”别担心，咱们简单聊聊，保准让你一听就明白。
这个电路就像咱们日常生活中的“电池”，它的作用呢，就是给电路提供一个稳定的电压来源。
简单说，就是它不管外界的环境变化多大，电压保持不变，给电路提供了一个可靠的参照值。
可能有些朋友会想：“这不是电压稳定器吗？”嗯，差不多，但它更精确一些。
这个“带隙基准”这名字怎么听着有点高深呢？其实就是指它在晶体管的带隙区间里找到了一个稳定的电压点。
你想啊，电压这东西，可不像你我生活中的情绪，时高时低的，要稳定它可不是那么容易的事。
你想，要在复杂的环境中找到一个不会随便“掉链子”的电压参考点，那可真得动点脑筋。
说到这里，很多人都会问，带隙基准电压产生电路到底是怎么工作的呢？好吧，咱们就来深挖一下！简单来说，这个电路通常包含几个关键部分——像是两个晶体管，差分放大器，还有一些电阻和运算放大器。
别看这些名字很“技术”，其实它们的任务就是通过一些小小的巧妙设计，调节电压，直到找到那个最稳定的点。
其实这就像你去一间热锅上的蚂蚁的厨房，找寻那最适合的火候，不高不低，正好那样。
好啦，咱们不说太深的，简单来说，这种电路的工作原理就是通过两个不同的晶体管（它们的“温度系数”不同）来“对比”出一个非常稳定的电压。
换句话说，它就像是一个“比谁的电压更稳定”的比赛，结果它通过对比赢得了这个比赛，然后把这个稳定电压作为参照输出。
这就是带隙基准电压的奥秘所在。
不过，别以为它简单哦！为了保证稳定性，电路中的每一个细节都不能出错。
你想啊，这个带隙基准电压产生电路的精度要求高，环境变化大，任何一个小小的干扰，都可能让它“失去方向”。
就像我们开车上路，忽然遇到个大坑，轮胎压坏了，整车都会受影响。
所以呢，设计师们可得把每个环节都考虑得非常周到，一点不马虎。
带隙基准电路设计
带隙基准电路设计
嘿，朋友们！今天咱来聊聊带隙基准电路设计。
这玩意儿啊，就像是电路世界里的定海神针！
你想想看，在那复杂纷繁的电路海洋中，要是没有一个可靠的基准，那不就像船在大海上没了指南针，瞎转悠嘛！带隙基准电路就是那个能给其他电路指明方向、提供稳定参照的宝贝。
它就好比是一场比赛中的裁判，公正公平地给出标准，让其他电路元件能按部就班地工作。
要是没有它，那电路里还不得乱套呀！各种信号乱跑，功能都没法正常实现了。
设计带隙基准电路可不容易哦！得像个细心的工匠，一点一点地雕琢。
从选择合适的元件开始，这就跟挑食材做饭一样，得挑新鲜的、好的食材，才能做出美味的菜肴。
元件选不好，那后面可就难办咯！
然后呢，还得精心设计电路的布局，这可不是随便摆摆就行的。
就好像搭积木，得考虑怎么搭才最稳固、最合理。
每个元件的位置都有讲究，牵一发而动全身呐！
在调试的过程中，那可得有耐心。
有时候就像解谜一样，一点点地找问题，解决问题。
要是没耐心，那肯定不行呀！难道遇到点困难就打退堂鼓啦？那可不行！
而且啊，这带隙基准电路还得适应各种环境呢！就像人一样，得能经得住各种考验。
热了不行，冷了也不行，得始终保持稳定可靠。
你说它容易吗？
咱再想想，要是没有带隙基准电路，那些电子设备还能这么好用吗？手机说不定一会儿信号好，一会儿信号差；电脑可能会时不时地出故障。
哎呀，那可太糟糕了！
所以说呀，带隙基准电路设计真的太重要啦！咱可得重视起来，好好研究，把它设计得稳稳当当的。
让我们的电子世界因为它而更加精彩，更加可靠！这就是我对带隙基准电路设计的看法，你们觉得呢？。
带隙电压基准的设计_毕业设计
Keywords:MOS device; bandgap voltage reference; extraction; output voltage temperature coefficient;
0
基准电压源(Reference Voltage)是指在模拟电路或混合信号电路中用作电压基准的具有相对较高精度和稳定度的参考电压源。它的温度稳定性以及抗噪性能影响着整个电路系统的精度和性能。模拟电路使用基准源，或者是为了得到与电源无关的偏置，或是为了得到与温度无关的偏置，其性能好坏直接影响电路的性能稳定，可见基准源是子电路不可或缺的一部分，因此也可以说性能优良的基准源是一切电子系统设计最基本和最关键的要求之一。
1.1
1
N型MOS（NMOS）器件制作在p型衬底上（衬底也称作bulk或者body），两个重掺杂n区形成源端和漏端，重掺杂的（导电的）多晶硅区（通常简称poly）作为栅，一层二氧化硅使栅与衬底隔离。器件的有效作用就发生在栅氧下的衬底区。注意，这种结构中的源和漏是对称的。
源漏方向的栅的尺寸叫栅长L，与之垂直方向的栅的尺寸叫做栅宽W。由于在制造过程中，源/漏结的横向扩散，源漏之间实际的距离略小于L。定义 ，式中 称为有效沟道长度， 是沟道总长度，而 是横向扩散的长度。 与氧化层厚度 对MOS电路的性能起着非常重要的作用。因此，MOS技术发展中的主要推动力就是不是器件的其他器件参数退化而一代一代的减少这两个尺寸。从简单的角度来看，PMOS器件可通过将所有掺杂类型取反来实现，在实际中，NMOS和PMOS器件必须在同一晶片上，也就是说做在相同的衬底上。NMOS和PMOS晶体管的区别在于每个PFETs可以出于各自独立的n阱中，而所有NFETs则共享同一衬底。
（1.2）
其中 为过驱动电压，称W/L为宽长比,以上两等式是CMOS模拟电路设计的基础，它描述了 与工艺常数 ，器件的尺寸W和L以及栅和漏相对于源的电位之间的关系。
0
基准电压源(Reference Voltage)是指在模拟电路或混合信号电路中用作电压基准的具有相对较高精度和稳定度的参考电压源。它的温度稳定性以及抗噪性能影响着整个电路系统的精度和性能。模拟电路使用基准源，或者是为了得到与电源无关的偏置，或是为了得到与温度无关的偏置，其性能好坏直接影响电路的性能稳定，可见基准源是子电路不可或缺的一部分，因此也可以说性能优良的基准源是一切电子系统设计最基本和最关键的要求之一。
1.1
1
N型MOS（NMOS）器件制作在p型衬底上（衬底也称作bulk或者body），两个重掺杂n区形成源端和漏端，重掺杂的（导电的）多晶硅区（通常简称poly）作为栅，一层二氧化硅使栅与衬底隔离。器件的有效作用就发生在栅氧下的衬底区。注意，这种结构中的源和漏是对称的。
源漏方向的栅的尺寸叫栅长L，与之垂直方向的栅的尺寸叫做栅宽W。由于在制造过程中，源/漏结的横向扩散，源漏之间实际的距离略小于L。定义 ，式中 称为有效沟道长度， 是沟道总长度，而 是横向扩散的长度。 与氧化层厚度 对MOS电路的性能起着非常重要的作用。因此，MOS技术发展中的主要推动力就是不是器件的其他器件参数退化而一代一代的减少这两个尺寸。从简单的角度来看，PMOS器件可通过将所有掺杂类型取反来实现，在实际中，NMOS和PMOS器件必须在同一晶片上，也就是说做在相同的衬底上。NMOS和PMOS晶体管的区别在于每个PFETs可以出于各自独立的n阱中，而所有NFETs则共享同一衬底。
（1.2）
其中 为过驱动电压，称W/L为宽长比,以上两等式是CMOS模拟电路设计的基础，它描述了 与工艺常数 ，器件的尺寸W和L以及栅和漏相对于源的电位之间的关系。
一种带隙基准电路电压源设计
一种带隙基准电路电压源设计摘要：针对传统带隙基准源仅采用一阶温度补偿技术导致温度系数较差的问题就需要采用高阶曲率补偿电路。
曲率补偿的方法是通过在基准源输出电压上叠加一个温度的指数函数，从而实现高阶补偿的目的。
电路基于tsmc0.18um工艺，Candence行仿真。
测试结果表明，温度由-40℃变化到125℃时,使用高阶温度补偿后带隙基准电压的温度漂移系数为6.60ppm/℃电源抑制比62.81dB。
关键词：带隙基准电路、曲率补偿引言基准源是模拟电路或者数模混合信号集成电路的重要组成部分，基准源的建立要求是与电源、工艺和温度无关的电压源或者电流源，基准源在整个电路或者系统中通过对基准电压比来处理输入信号，此时基准的性能会直接影响电路或者系统的性能。
所以基准源应该具有的抗干扰能力，此时就要降低基准源的温度系数，同时保证有较大的抑制比。
一般的带隙基准电路只采用一阶温度补偿的策略来实现基准源的设计，但是要降低温度系数，就要采用高阶温度补偿策略。
把一阶线性电流引人三极管的集电极，利用三级管基极-发射极电压的叠加得到产生一个具有高阶温度系数补偿电流，然后将高阶温度系数补偿电流产生的电压与一阶温度补偿电流产生的电压叠加实现多阶温度补偿，此外可以调整电阻的阻值来控制正带隙电压的温度特性，利用电路中的运放与负反馈来提高电路的电源电压抑制比。
1.电路设计已知带隙基准是由正温度系数电压（PTAT）与负温度系数电压（CTAT）按照一定比例组合产生与温度无关的基准电压（Vref）。
传统基准源设计由pnp三极管Q1与Q2的VBE之差产生了PTAT电压，再通过R1将PTAT电压转化为电流输出，然后利用运放出入端V+、V-相同输出电压为0V，运放将R1产生的PTAT电流通过Q5、Q6的电流镜拷贝输出，R2作为负载和Q3一起将PTAT电流转化为电压输出，电路所有的三极管都为二极管连接方式。
1-1传统带隙基准源1.1研究方案带隙基准电压源的基本原理就是用具有正温度系数的PTAT电压与具有负温度系数的VBE 电压相叠加，从而形成低温度系数的输出电压。
带隙基准
2
电流和电源无关，和电阻有关。 当沟道长度效应很小时，电流和电源的依赖性很小。 电路有另一个稳定点： Iout = 0 必须加启动电路。 电路在上电时，启动电路驱动偏置电路摆脱“简并”偏置 点 如图：M3-M5-M2-Rs提供了一条电源 到地的通路，使M2和M3工作。 M2和M3导通后， Vgs5 < Vth M5被关断，不影响偏置电路的正常工作
∴Vout > Veff 2 +Veff1 = Veff + nVeff = (n +1)Veff
例如，取
n =1, ⇒Vout > 2Veff
显然，摆幅可以增加。
改进的电流源
注意M5的栅极偏置电压：
VG1 = VG4 = VG5 = (n +1)Veff +Vth
同时： VDS4 >Veff 4 = nVeff
QVDS4 = VG3 −Veff = (Vth +Veff ) −Veff = Vth Vth > Veff 4 = nVeff
是可以保证的
上述偏置使M2和M3处在饱和与线性区的边缘 若： Ibias ≥ Iin, 则，M5栅极电压足够使M3和M2处在饱和与区 若： Ibias = Iin, I ↑⇒Veff1 ↑⇒γ ≠ 0,Vth4 ↑⇒VDS3 < Veff ⇒ Rout ↓ 使
∂Vbe ∂VT = α1 +α2 lnn ∂T ∂T ∂T ∂V ∂VT k Q be = −1.5mV /o K = = 0.087 /o K mV ∂T ∂T q α1 =1 α2 = α ∂Vref ⇒α lnn =17.2时， =0 ∂T ∂Vref
Vref = α1Vbe +α2VT lnn = Vbe +17.2VT ≈1.25 V
电流和电源无关，和电阻有关。 当沟道长度效应很小时，电流和电源的依赖性很小。 电路有另一个稳定点： Iout = 0 必须加启动电路。 电路在上电时，启动电路驱动偏置电路摆脱“简并”偏置 点 如图：M3-M5-M2-Rs提供了一条电源 到地的通路，使M2和M3工作。 M2和M3导通后， Vgs5 < Vth M5被关断，不影响偏置电路的正常工作
∴Vout > Veff 2 +Veff1 = Veff + nVeff = (n +1)Veff
例如，取
n =1, ⇒Vout > 2Veff
显然，摆幅可以增加。
改进的电流源
注意M5的栅极偏置电压：
VG1 = VG4 = VG5 = (n +1)Veff +Vth
同时： VDS4 >Veff 4 = nVeff
QVDS4 = VG3 −Veff = (Vth +Veff ) −Veff = Vth Vth > Veff 4 = nVeff
是可以保证的
上述偏置使M2和M3处在饱和与线性区的边缘 若： Ibias ≥ Iin, 则，M5栅极电压足够使M3和M2处在饱和与区 若： Ibias = Iin, I ↑⇒Veff1 ↑⇒γ ≠ 0,Vth4 ↑⇒VDS3 < Veff ⇒ Rout ↓ 使
∂Vbe ∂VT = α1 +α2 lnn ∂T ∂T ∂T ∂V ∂VT k Q be = −1.5mV /o K = = 0.087 /o K mV ∂T ∂T q α1 =1 α2 = α ∂Vref ⇒α lnn =17.2时， =0 ∂T ∂Vref
Vref = α1Vbe +α2VT lnn = Vbe +17.2VT ≈1.25 V
带隙基准实验报告
带隙基准电路的设计学生姓名：学号：专业班级：微电子学（卓越班）指导教师：二○一二年十二月十八一、设计任务设计一个低温漂的带隙基准电路。
二、设计目标1．工作电压3.3v~5v2．PSRR、小于-40dB@1000HZ3．温漂<30ppm/℃4．静态功耗<40µA5．运算放大器应该满足：增益>50dB，相位裕度>45º三、设计过程1.电路原理图1带隙基准原理图其中，MOS管M1-M3的宽长比相同，Q1由n个与Q2相同的晶体管并联而成。
运放起嵌位作用。
对于一个双极性晶体管，我们可以写出其集电极电流公式为:BETVVC SI I e，其中T kTV q=，S I 为饱和电流，则可以推导出： SCT BE I I V V ln= 假设运算放大器的增益足够高，在忽略电路失调的情况下有：1nln R V I T =则带隙基准电压为：n V R RV R R n V V V T BE T BE REF ln ln 123213+=+= （3） 其中，BE V 具有负温度系数，T V 具有正温度系数，这样，通过调节 n 和12R R ，就可以使REF V 得到一个零温度系数的值。
一般在室温下，有：/ 1.5//0.087/EB T V T mV K V T mV K∂∂≈-∂∂≈为了使则2.17ln 12=n R R T BE REF V V V 2.173+=2.运算放大器的设计（1）（2）（4）（5）（6）（7）3.参数的提取取I=10µA，n=7根据（2）求得= 5.06K ，进而求得=44.8K。
M1、M2、M3取剩余栅压为0.2~0.4V.V取W=L=1μm，I=10µA 求得NMOS的KP=100.897µA/2V同理得到PMOS的KP=31.08µA/2三、仿真过程及结果1.带隙基准电路.lib'/home/fzu/hspice/models/cz6h_v28.lib' tt.lib'/home/fzu/hspice/models/cz6h_v28.lib' bip.param ccv=1ff.param r=53km5 2 1 vdd vdd PENH m=1 w=1.68u l=0.7um7 vo 1 vdd vdd PENH m=1 w=1u l=0.7um0 1 1 vdd vdd PENH m=1 w=1u l=0.7um1 3 vin 2 vdd PENH m=1 w=0.84u l=0.7u m2 4 vip 2 vdd PENH m=1 w=0.84u l=0.7u m3 3 3 0 0 NENH m=1 w=1.04u l=0.7u m4 4 3 0 0 NENH m=1 w=1.04u l=0.7u m6 vo 4 0 0 NENH m=1 w=1u l=1ump1 vin vo vdd vdd PENH m=1 w=1u l=0.8u mp2 vip vo vdd vdd PENH m=1 w=1u l=0.8u mp3 vref vo vdd vdd PENH m=1 w=1u l=0.8u Q1 0 0 vin PNP5Q2 0 0 6 PNP5 m=7Q3 0 0 7 PNP5R1 vip 6 5.06kR2 vref 7 rcc vo 4 ccvib 1 0 dc 1uAvdd vdd 0 dc 5V ac 1v网表如下：.title.options post=2.include"/home/fzu/".ac dec 10 10 1g.op.dc temp -40 100 5.probe ac vdb(vref).probe v(vref).end仿真图形：频率为1k时，PSRR=-41.7dB温漂=4.29pm/℃通过lis文件可以得到：element 0:vddvolts 5.0000current -33.6857upower 168.4284u功耗为33.68u,符合要求2．运算放大器.lib'/home/fzu/hspice/models/cz6h_v28.lib' ttm5 2 1 vdd vdd PENH m=1 w=1.68u l=0.7u m7 vo 1 vdd vdd PENH m=1 w=1u l=0.7u m0 1 1 vdd vdd PENH m=1 w=1u l=0.7u m1 3 vin 2 vdd PENH m=1 w=0.84u l=0.7u m2 4 vip 2 vdd PENH m=1 w=0.84u l=0.7u m3 3 3 0 0 NENH m=1 w=1.04u l=0.7u m4 4 3 0 0 NENH m=1 w=1.04u l=0.7u m6 vo 4 0 0 NENH m=1 w=1u l=1u clv vo 0 5pfcc vo 4 1ffib 1 0 dc 1uAvdd vdd 0 dc 5vin vin 0 dc 0.7vip vip 0 dc 0.7 ac 1网表如下:.title.options post=2.include"/home/fzu/".ac dec 10 10 1g.op.probe ac vdb(vo) vp(vo).end仿真图形：增益大于60.3dB,相位裕度=-112+180=68四、心得体会实验设计是我们理论联系实际的最好的途径之一，让我们有机会把课本上学到的知识应用到实际生活中。
带隙基准电压源(Bandgap)设计范例
NO.1 Bandgap 模块 一. 原理图
图 1.1
Bandgap 模块线路图
二. 等效架构图
(a)
(b)
(c) 图 1.2 Bandgap 模块等效原理图
三. 电路功能描述
正常工作时，Bandgap 模块为系统提供稳定、高精度的 1.28v 的基准电压， 并为其它电路模块提供稳定的偏置电流。
四. 输出、输入信号线功能描述
I = I S (e qVB E / kT − 1)
（1.1） 当 VBE >> kT / q 时， I ≈ I S e q.VBE / k .T
VBE = VT . ln( I ) IS
（1.2） 其中 VT = kT 为热电压，k 是 Boltzmann 常数，q 是电荷量。 q
图 1.2(b) 是参考电压产生的实际等效架构电路， R19 、R20 、R21 、Q11 和 Q12、Q19 构成带隙电压产生器的主题部分，由 Qx10 、Qx8 、 Q19、 Qx7 、 Q10 以及 Q18 组成了放大器及补偿电路，保证了参考电压输出的稳定。 由运算放大器的性质，得：
Q12 和 Q19 的电流相等；R19、R20、R21 和二极管连接的 Q11 组成分压网络， 将 Q12、Q19 产生的 ? VBE 放大（R19＋R20＋R21）/R21 倍后与 VBE11 相加，产 生基准电压 VREF ；放大管 QX7 、Q18 和负载管 Q10 组成符合放大电路，将 IC19 和 IC12 的差值放大，反馈到分压网路中的 R21，从而调整 Q12、Q19 的工作点， 保证 IC19 等于 IC12 ；电容 C2 和 R23 用来进行频率补偿。 电流偏置 IBias2 产生电路（图 2(c)） ：由 P39、Q3、R8 组成。Q3 的基极连 接 VREF ，其射极电位即 R8 的一端电位 VEQ3＝VREF －VBEQ3，与电源电压无关， 从而流过电阻 R8 的电流与电源无关，即 IBias2 与电源无关。 1．使能原理： ENB 高电平时，使能关断有效。当 ENB 为高电平时，使能管 N15、N18、 N17 工作，则 N19 的漏极电压、P8 的漏极电压、VREF 被拉到低电平，电路关 断。 BIAS_EN 低电平时，使能关断有效。当 BIAS2_EN 低电平时，使能管 P13 工作，P7、P1 的栅极即 Bias 为高电平，电流偏置为 0，同时，基准电压 VREF 为零电平。 BIAS2_EN 低电平时，使能关断有效。当 BIAS_EN 低电平时，使能管 P34 工作，Bias2 为高电平，电流偏置 IBias2 为 0。 2．启动原理 P14、R15、N19、N16 组成启动电路。启动过程：ENB 为低电平，当未启 动时，P7、P8 两支路的电流为 0，此时 P8 的漏极电压为 0 电位，N19 不通，N19 的漏极为高电位，此时 N16 管导通，形成从电源到地的通路 R12、P7、N16，使 P7 有电流流过，从而打破 0 电流的状态；之后 P8 漏极电位上升， N19 导通， N16 截止，启动过程结束。
图 1.1
Bandgap 模块线路图
二. 等效架构图
(a)
(b)
(c) 图 1.2 Bandgap 模块等效原理图
三. 电路功能描述
正常工作时，Bandgap 模块为系统提供稳定、高精度的 1.28v 的基准电压， 并为其它电路模块提供稳定的偏置电流。
四. 输出、输入信号线功能描述
I = I S (e qVB E / kT − 1)
（1.1） 当 VBE >> kT / q 时， I ≈ I S e q.VBE / k .T
VBE = VT . ln( I ) IS
（1.2） 其中 VT = kT 为热电压，k 是 Boltzmann 常数，q 是电荷量。 q
图 1.2(b) 是参考电压产生的实际等效架构电路， R19 、R20 、R21 、Q11 和 Q12、Q19 构成带隙电压产生器的主题部分，由 Qx10 、Qx8 、 Q19、 Qx7 、 Q10 以及 Q18 组成了放大器及补偿电路，保证了参考电压输出的稳定。 由运算放大器的性质，得：
Q12 和 Q19 的电流相等；R19、R20、R21 和二极管连接的 Q11 组成分压网络， 将 Q12、Q19 产生的 ? VBE 放大（R19＋R20＋R21）/R21 倍后与 VBE11 相加，产 生基准电压 VREF ；放大管 QX7 、Q18 和负载管 Q10 组成符合放大电路，将 IC19 和 IC12 的差值放大，反馈到分压网路中的 R21，从而调整 Q12、Q19 的工作点， 保证 IC19 等于 IC12 ；电容 C2 和 R23 用来进行频率补偿。 电流偏置 IBias2 产生电路（图 2(c)） ：由 P39、Q3、R8 组成。Q3 的基极连 接 VREF ，其射极电位即 R8 的一端电位 VEQ3＝VREF －VBEQ3，与电源电压无关， 从而流过电阻 R8 的电流与电源无关，即 IBias2 与电源无关。 1．使能原理： ENB 高电平时，使能关断有效。当 ENB 为高电平时，使能管 N15、N18、 N17 工作，则 N19 的漏极电压、P8 的漏极电压、VREF 被拉到低电平，电路关 断。 BIAS_EN 低电平时，使能关断有效。当 BIAS2_EN 低电平时，使能管 P13 工作，P7、P1 的栅极即 Bias 为高电平，电流偏置为 0，同时，基准电压 VREF 为零电平。 BIAS2_EN 低电平时，使能关断有效。当 BIAS_EN 低电平时，使能管 P34 工作，Bias2 为高电平，电流偏置 IBias2 为 0。 2．启动原理 P14、R15、N19、N16 组成启动电路。启动过程：ENB 为低电平，当未启 动时，P7、P8 两支路的电流为 0，此时 P8 的漏极电压为 0 电位，N19 不通，N19 的漏极为高电位，此时 N16 管导通，形成从电源到地的通路 R12、P7、N16，使 P7 有电流流过，从而打破 0 电流的状态；之后 P8 漏极电位上升， N19 导通， N16 截止，启动过程结束。
带隙基准的原理和应用
带隙基准的原理和应用1. 带隙基准的概念带隙基准是指能源禁带（带隙）的能量差作为基准来描述其他能级的能量。
在固体物理学和半导体器件工程中，带隙基准是一个重要的概念。
在材料科学和电子学领域，带隙基准的理解和应用对于开发新材料和设计新型器件具有重要意义。
2. 带隙基准的原理带隙是固体材料中电子能级的能带结构中出现的能量差。
在绝缘体和半导体中，带隙是由原子之间的相互作用和晶格结构所决定的。
带隙基准的原理可以通过能带理论来解释，即根据固体结构和电子行为来描述材料的能量级。
根据能带理论，材料中的电子分为价带和导带。
在绝缘体中，带隙较大，导带与价带之间没有电子，因此电子无法在绝缘体中自由移动。
而在导电材料中，带隙较小，导带和价带之间有部分电子，因此电子可以在导电材料中自由移动。
带隙基准的原理是通过确定材料中带隙的大小来描述其他能级的能量。
带隙越大，材料的导电性越差，绝缘性越好。
带隙越小，材料的导电性越好，半导体性质越明显。
3. 带隙基准的应用带隙基准在材料科学和半导体器件工程中具有广泛的应用。
以下列举几个应用案例：•化学材料设计：通过带隙基准可以预测一种化学材料的导电性和光学性质，进而引导新材料的设计和合成。
例如，在太阳能电池的设计中，通过调整材料的带隙大小可以提高光电转换效率。
•半导体器件制造：在半导体器件的设计和制造过程中，带隙基准起到了关键的作用。
带隙基准可以帮助工程师确定材料的导电性和电子特性，从而指导半导体器件的设计和性能优化。
例如，在集成电路中，带隙基准可以帮助确定材料的选择和布局。
•能源存储与转换：带隙基准在能源存储和转换领域也有重要的应用。
通过带隙基准，可以预测材料在光伏、光催化和电池等能源转换过程中的效率和稳定性。
例如，在锂离子电池的设计中，带隙基准可以帮助选择合适的正负极材料，以提高电池的容量和循环寿命。
•电子行为研究：带隙基准也可以用于研究材料中的电子行为。
通过带隙基准，可以了解材料中的电子结构和激发态，进而研究材料的输运性质和光学性质。
第十一章 带隙基准
7
11.2 与电源无关的偏置
上页电路存在一个“简并”偏置点，电路可以稳定在Iout=0的状 态而永远的保持关断。这显然不是我们希望的，我们希望其稳定 输出在上页公式中所计算的电流值。 左图电路中加入了M5，使电路摆脱简并 偏置点。电路启动时，M5提供了一个从 电源经过M3、M5、M1到地的通路。M3 和M1被打开，产生电流，电路摆脱了简并 偏置。随着电流的逐渐增大，M1，M3的 栅源电压增大，逐渐使M5关断。整个过程 称为电路的启动过程。M5可称之启动电路。
第11章 带隙基准
10
11.3 与温度无关的基准
正温度系数电压△VBE 两个双极型晶体管在不同的电流密度下工作， 其基极-发射极电压的差值与绝对温度成正比。
由I C = I S e
VBE VT
⇒ VBE = VT ln
IC IS
即有VBE1 = VT ln
nI 0 I ，VBE 2 = VT ln 0 IS IS
∆VBE = VBE1 − VBE 2 nI 0 I0 = VT ln − VT ln IS mI S = VT ln(nm) 其温度系数为(k / q ) ln(mn)
CMOS模拟集成电路设计
第11章 带隙基准
Copyright 2011, Zhengran
12
11.3 与温度无关的基准
带隙基准 至此，我们找到了正负温度系数电压。只要对这两个电压 配置合适的加权系数。如
左图是实现带隙基准电压的一个电路， 设法保证VO1和VO2的电压相等，就能 获得RI = VBE1 − VBE 2 = VT lnn，若令 lnn = 17.2(此时n的数值过大)就能够 得到VO2 = VBE 2 + RI = 1.25V
7 带运放的带隙基准设计
图 1.3 直流扫描曲线 1 第 3 页，共 9 页
ห้องสมุดไป่ตู้
带运放的带隙基准设计
图 1.4 直流扫描曲线 2
3、瞬态分析 给电源电压加一正弦信号，频率为 1k，峰峰值为 20mV，观察基准输出电压，基准电 压的输出波形如图 1.5 所示： 从两个波形的峰峰值仍然可以算电压灵敏度。 图 1.5 中电压源 的瞬态波形也打印出来了。从图可以看出，当电压源的峰峰值为 20mV 时，基准电压输出 的峰峰值仅为 1.56191967uV，这个值非常小，所以此电路的电源抑制比非常好。 4、工艺角分析 这里仅给出三种组合即 ttt, sss, fff 组合的情况， 其实一共有四十五中组合， 自己可以试着做 做看。波形如图 1.6 所示：
从图中可以看出， 当温度从负 40 度变化到 125 度时， 基准电压的最大值和最小值之差 仅为 1.5mV。 2、直流分析 ①扫描电源电压，vdd 从 0 变化到 5V，这样可以大致观察出 vdd 在多大范围内，电路 就可以正常工作， 波形如图 1.3 所示： 从图 1.3 可以看出当电源电压从 1.5V 变化到 3.4V 时， 基准电压几乎是一条平坦的曲线，也就是说在这个范围内，基准电路基本上都可以正常工 作。在此设计中我们用的是 simc18 库中的 1.8V 的模型。可以看出此电路的工作范围很宽， 即电源抑制比很大。在波形窗口中选择菜单栏的 Marker->Place->Trace Marker，然后再点 击你想看的波形中的某点，这样就可以标出他的横坐标和纵坐标，如图 1.3 所示。 ②使电源电压从 1.6V 变化到 2.1V，再做一次直流扫描，而这次扫描的目的是为了看 在正常的工作范围内，基准电压随电源电源的变化，并可以计算出电压灵敏度(或者叫电源 抑制比)。波形如图 1.4 所示：在波形窗口中选择菜单栏的 Trace->Delta Cursor，可以精确 观察曲线中两点的横坐标，纵坐标及其横坐标之差，纵坐标之差。
带隙基准实验报告
带隙基准电路的设计学生姓名：学号：专业班级：微电子学（卓越班）指导教师：二○一二年十二月十八一、设计任务设计一个低温漂的带隙基准电路。
二、设计目标1．工作电压3.3v~5v2．PSRR、小于-40dB@1000HZ3．温漂<30ppm/℃4．静态功耗<40µA5．运算放大器应该满足：增益>50dB，相位裕度>45º三、设计过程1.电路原理图1带隙基准原理图其中，MOS管M1-M3的宽长比相同，Q1由n个与Q2相同的晶体管并联而成。
运放起嵌位作用。
对于一个双极性晶体管，我们可以写出其集电极电流公式为:BETVVC SI I e，其中T kTV q=，S I 为饱和电流，则可以推导出： SCT BE I I V V ln= 假设运算放大器的增益足够高，在忽略电路失调的情况下有：1nln R V I T =则带隙基准电压为：n V R RV R R n V V V T BE T BE REF ln ln 123213+=+= （3） 其中，BE V 具有负温度系数，T V 具有正温度系数，这样，通过调节 n 和12R R ，就可以使REF V 得到一个零温度系数的值。
一般在室温下，有：/ 1.5//0.087/EB T V T mV K V T mV K∂∂≈-∂∂≈为了使则2.17ln 12=n R R T BE REF V V V 2.173+=2.运算放大器的设计（1）（2）（4）（5）（6）（7）3.参数的提取取I=10µA，n=7根据（2）求得= 5.06K ，进而求得=44.8K。
M1、M2、M3取剩余栅压为0.2~0.4V.V取W=L=1μm，I=10µA 求得NMOS的KP=100.897µA/2V同理得到PMOS的KP=31.08µA/2三、仿真过程及结果1.带隙基准电路.lib'/home/fzu/hspice/models/cz6h_v28.lib' tt.lib'/home/fzu/hspice/models/cz6h_v28.lib' bip.param ccv=1ff.param r=53km5 2 1 vdd vdd PENH m=1 w=1.68u l=0.7um7 vo 1 vdd vdd PENH m=1 w=1u l=0.7um0 1 1 vdd vdd PENH m=1 w=1u l=0.7um1 3 vin 2 vdd PENH m=1 w=0.84u l=0.7u m2 4 vip 2 vdd PENH m=1 w=0.84u l=0.7u m3 3 3 0 0 NENH m=1 w=1.04u l=0.7u m4 4 3 0 0 NENH m=1 w=1.04u l=0.7u m6 vo 4 0 0 NENH m=1 w=1u l=1ump1 vin vo vdd vdd PENH m=1 w=1u l=0.8u mp2 vip vo vdd vdd PENH m=1 w=1u l=0.8u mp3 vref vo vdd vdd PENH m=1 w=1u l=0.8u Q1 0 0 vin PNP5Q2 0 0 6 PNP5 m=7Q3 0 0 7 PNP5R1 vip 6 5.06kR2 vref 7 rcc vo 4 ccvib 1 0 dc 1uAvdd vdd 0 dc 5V ac 1v网表如下：.title.options post=2.include"/home/fzu/".ac dec 10 10 1g.op.dc temp -40 100 5.probe ac vdb(vref).probe v(vref).end仿真图形：频率为1k时，PSRR=-41.7dB温漂=4.29pm/℃通过lis文件可以得到：element 0:vddvolts 5.0000current -33.6857upower 168.4284u功耗为33.68u,符合要求2．运算放大器.lib'/home/fzu/hspice/models/cz6h_v28.lib' ttm5 2 1 vdd vdd PENH m=1 w=1.68u l=0.7u m7 vo 1 vdd vdd PENH m=1 w=1u l=0.7u m0 1 1 vdd vdd PENH m=1 w=1u l=0.7u m1 3 vin 2 vdd PENH m=1 w=0.84u l=0.7u m2 4 vip 2 vdd PENH m=1 w=0.84u l=0.7u m3 3 3 0 0 NENH m=1 w=1.04u l=0.7u m4 4 3 0 0 NENH m=1 w=1.04u l=0.7u m6 vo 4 0 0 NENH m=1 w=1u l=1u clv vo 0 5pfcc vo 4 1ffib 1 0 dc 1uAvdd vdd 0 dc 5vin vin 0 dc 0.7vip vip 0 dc 0.7 ac 1网表如下:.title.options post=2.include"/home/fzu/".ac dec 10 10 1g.op.probe ac vdb(vo) vp(vo).end仿真图形：增益大于60.3dB,相位裕度=-112+180=68四、心得体会实验设计是我们理论联系实际的最好的途径之一，让我们有机会把课本上学到的知识应用到实际生活中。
设计400ua的带隙基准
设计400ua的带隙基准引言：带隙基准是指在半导体材料中，能带的最高能级和最低能级之间的能量差，常用于确定半导体材料的导电性质和应用领域。
在设计400ua的带隙基准时，我们需要考虑材料的物理特性、制备工艺以及应用需求等因素。
本文将探讨如何设计实现400ua的带隙基准。
一、带隙基准的物理特性带隙基准的大小直接影响着材料的导电性质。
带隙越大，材料的导电性越差，常用于绝缘体或半绝缘体材料；带隙越小，材料的导电性越好，常用于导体或半导体材料。
因此，在设计400ua的带隙基准时，我们需要选择一个适当的材料，使其具有合适的带隙大小。
二、材料的选择1. 硅(Si)材料：硅是一种常用的半导体材料，具有较小的带隙，约为 1.1电子伏特(eV)。
通过控制材料的掺杂浓度，可以实现不同导电性质的硅材料。
在设计400ua的带隙基准时，我们可以选择适当的硅材料，并通过掺杂调节其带隙大小。
2. 碳化硅(SiC)材料：碳化硅是一种宽禁带半导体材料，具有较大的带隙，约为 2.2-3.4eV。
碳化硅具有优异的高温、高电压和高频特性，广泛应用于功率电子器件。
在设计400ua的带隙基准时，碳化硅是一个值得考虑的选择。
3. 砷化镓(GaAs)材料：砷化镓是一种三元化合物半导体材料，具有中等大小的带隙，约为 1.4-1.7eV。
砷化镓具有高电子迁移率和快速响应速度，常用于高速电子器件和光电器件。
在设计400ua的带隙基准时，砷化镓是一个潜在的选择。
三、制备工艺在设计400ua的带隙基准时，制备工艺的选择和优化是非常重要的。
常见的制备工艺包括物理气相沉积、化学气相沉积和分子束外延等。
制备工艺的优化可以通过调节工艺参数，控制材料的成分和结构，从而实现所需的带隙基准。
四、应用领域带隙基准的大小直接关系到材料在不同应用领域的适用性。
在设计400ua的带隙基准时，我们可以考虑以下应用领域：1. 光电器件：具有较小带隙的材料常用于光电器件，如光电二极管、激光器等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
带隙基准设计实例-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN
带隙基准电路的设计
基准电压源是集成电路中一个重要的单元模块。
目前,基准电压源被广泛应用在高精度比较器、A/ D 和D/ A 转换器、动态随机存取存储器等集成电路中。
它产生的基准电压精度、温度稳定性和抗噪声干扰能力直接影响到芯片,甚至整个控制系统的性能。
因此,设计一个高性能的基准电压源具有十分重要的意义。
自1971 年Robert Widla 提出带隙基准电压源技术以后,由于带隙基准电压源电路具有相对其他类型基准电压源的低温度系数、低电源电压,以及可以与标准CMOS 工艺兼容的特点,所以在模拟集成电路中很快得到广泛研究和应用。
带隙基准是一种几乎不依赖于温度和电源的基准技术,本设计主要在传统电路的基础上设计一种零温度系数基准电路。
一 设计指标：
1、 温度系数：ref F V
TC V T ∆=∆ 2、 电压系数：ref F dd
V VC V V ∆=∆ 二 带隙基准电路结构：
三 性能指标分析
如果将两个具有相反温度系数（TCs ）的量以适合的权重相加，那么结果就会显示出零温度系数。
在零温度系数下，会产生一个对温度变化保持恒定的量V REF 。
V REF = a 1V BE + a 2V T ㏑(n)
其中, V REF 为基准电压, V BE 为双极型三极管的基极-发射极正偏电压, V T 为热电压。
对于a 1和a 2的选择，因为室温下/ 1.5m /BE T V V K ∂∂≈-,然而/0.087m /T V T V K ∂∂≈+,所以我们可以选择令a 1=1,选择a 2lnn 使得2(ln )(0.087/) 1.5/n mV K mV K α=,也就是2ln 17.2n α≈，表明零温度系数的基准为：
17.2 1.25REF BE T V V V V ≈+≈
对于带隙基准电路的分析，主要是在Cadence 环境下进行瞬态分析、dc 扫描分析。
1、瞬态分析
电源电压Vdd=5v 时，Vref ≈，下图为瞬态分析图。
2.电压系数的计算：
下图为基准电压Vref 随电源电压Vdd 变化dc 分析扫描。
扫描电压范围为：3到6v ，基准电压Vref 为，保持基本不变。
由图可得啊A 、B 两点的电压差△V=；
Vref 值取A 、B 两点的电压平均值，Vref=（+）/2=；
又△Vdd=6-3=3v 则：ref 0.006
1.2383
F V VC V Vdd ∆==∆⨯≈1615ppm/v 3、 温度系数的计算：
下图为基准电压Vref 温度temperature 变化的dc 分析扫描。
温度变化范围：-20到130℃变化时，基准电压Vref 的在到之间变化，变化幅度为，基本保持不变。
其中△T=150℃， 则ref
0.0061.238150
F V TC V T ∆==∆⨯≈℃.
四 Candence 仿真全过程
1、Candence 的启用：
（1）进如Candence 用户界面后，点击鼠标左键，选择Tools －>Terminal ；
（2）在鼠标闪亮出输入命令icfb&,点击enter 键，Candence 已启动,弹出下面对话框；
（3）在上面话框中，选择File －>New －>library ，在Name 中输入你所要建库的名字，如在本例中输入“lwl ”，点击ok
（4）选择File－>New－>Cellview，library选择lwl；cell name输入单元的名字，如:ref；view name为schematic；Tool选择composer-schematic；点击ok，关闭对话框，此时启动virtuoso。
2 在Virtuoso下画电路图
（1）Virtuoso选择红色标注的选项，弹出Add Instance对话框，library中选择analogLib库，cell中选择你所需要的nmos、pmos或电阻等元件。
如选择nmos4，点击view中的symbol，直接把鼠标拖回Virtuoso中，点击一下鼠标左键，nmos 关选中。
相同的方法选择其他管子，连接电路图。
点击check and save，进行电路检查。
3、瞬态分析
（1）在Virtuoso中选择Tools－>Analog Environment,弹出以下对话框
（2）选择setup－>model librarys,弹出以下对话框
（3）点击browse，双击../(Go up one directory)，双击Model/，双击、单击,点击ok，在上面对话框中，section（opt.）下写入tt，点击Add－> ok。
（4）点击setup，stimulation，弹出下面对话框，选择Global Sources，DC Voltage=5v,点击enable－>change－>ok。
（5）在Cadence对话框中，Analyses－>choose..－>选中tran，stop time中写入20u，点击ok。
（6）在Cadence对话框中，Output－>To be plotted－>select on schematic.
选中输出端口Vref。
（7）在cadence对话框中，选择simulation－>netlist and run.
进行瞬态分析，以下为瞬态分析电路图。
4 DC分析：Vref随电源电压Vdd变化。
（1）在cadence中，setup－>stimulation－>global sources,dc voltage中输入Vdd，点击enable－>change－>ok。
（2）在cadence中，点击variables－>Edit..弹出下面对话框，输入name=Vdd, Value=0,点击Add－>ok。
(3) 在cadence中，选择Analyses－>choose,在弹出对话框中选择dc－>Design Variables, name中填入Vdd，start=3，stop=6， sweep type选择linear－>step size －>－>点击ok。
（4）在cadence对话框中，选择simulation－>netlist and run.
（5）在cadence对话框中，选择simulation－>netlist and run.
5 DC分析：Vref随温度temperature变化
（1）在cadence对话框中， setup－>stimulation－>global sources,dc voltage中输入5，点击enable－>change－>ok.
（2）在cadence中，点击variables－>Edit..弹出下面对话框，输入
name=temperature,Value=0,点击Add－>ok.
（3）在cadence中，选择Analyses－>choose,在弹出对话框中选择dc
－>Temperature－>start-stop，start=-20，stop=130， sweep type选择linear－>step size－>10－>点击ok。
（4）在cadence对话框中，选择simulation－>netlist and run.
管子参数
Mp1(nvp)1/5Mn1(nvn)3/5 Mp2(nvp)1/5Mn2(nvn)3/5 Mp3(nvp)1/5Mn3(nvn)3/5 Mp4(nvp)1/5Mn4(nvn)3/5 Mp5(nvp)1/5Q1(pnp10)1
The directory: /Home/asic01/org_design/lwl/ref2。