第 3 章 组 合 逻 辑 电 路 数字系统中常用的各种数字器件，就其结构和工作原理而言可分为两大类， 即组合逻辑电路和时序逻辑电路。 3.1 组合逻辑电路的分析方法和设计方法
3.1.1 组合逻辑电路的基本概念
1. 组合逻辑电路的定义 组合逻辑电路是指在任一时刻， 电路的输出状态仅取决于该时刻各输入状态 的组合，而与电路的原状态无关的逻辑电路。 其特点是输出状态与输入状态呈即
时性，电路无记忆功能。 2. 组合逻辑电路的描述方法 组合逻辑电路模型如图 3.1 所示。
图 3.1 组合逻辑电路的一般框图
3.1.2 组合逻辑电路的分析方法
组合逻辑电路的分析一般是根据已知逻辑电路图求出其逻辑功能的过程， 实际上就是根据逻辑图写出其逻辑表达式、真值表，并归纳出其逻辑功能。
1. 组合逻辑电路的分析步骤（ 1） 写出逻辑函数表达式 （ 2） 化简逻辑函数式 （ 3） 列真值表 （ 4） 说明功能
3.1.3 组合逻辑电路的设计方法
组合逻辑电路设计主要是将客户的具体设计要求用逻辑函数加以描述， 再用 具体的电路加以实现的过程。 组合逻辑电路的设计可分为小规模集成电路、 中规
模集成电路、定制或半定制集成电路的设计， 这里主要讲解用小规模集成电路 （即 用逻辑门电路）来实现组合逻辑电路的功能。 1. 组合逻辑电路设计步骤 （ 1） 列真值表。根据电路功能的文字描述， 将其输入与输出的逻辑关系用真值表的形式列出。
（ 2） 写表达式，并化简。通过逻辑化简，根据真值表写出最简的逻辑函数表达式。
（ 3） 选择合适的门器件，把最简的表达式转换为相应的表达式。 （ 4） 根据表达式画出该电路的逻辑电路图。
3.2 编 码 器 3.2.1 编码器的原理和分类
把若干位二进制数码 0 和 1，按一定的规律进行编排，组成不同的代码，并
且赋予每组代码以特定的含义，叫做编码。实现编码操作的电路称为编码器。 1. 二进制编码器
实现用 n 位二进制数码对 N（ N=2n）个输入信号进行编码的电路叫做二进制编码电路。其特点是，任一时刻只能对一个输入信号进行编码， 即只允许一个输入信号为有效电平，而其余信号均为无效电平。
图 3.6 所示电路是实现由 3 位二进制代码对 8 个输入信号进行编码的二进制编码器，这种编码器有 8 根输入线， 3 根输出线，常称为 8/3 线编码器。 图 3.6 3 位二进制编码器逻辑图
2. 二 - 十进制编码器 实现用四位二进制代码对一位十进制数码进行编码的数字电路叫做二- 十进 制编码器，简称为 BCD码编码器。最常见的 BCD码编码器是 8421BCD码编码器，
它有 10 根输入线， 4 根输出线，常称为 10/4 线编码器。其特点也是任一时刻只 允许对一个输入信号进行编码。 3. 优先编码器 优先编码器在多个信息同时输入时只对输入中优先级别最高的信号进行 编码，编码具有惟一性。优先级别是由编码者事先规定好的。显然，优先编 码器改变了上述两种编码器任一时刻只允许一个输入有效的输入方式，而采 用了允许多个输入同时有效的输入方式，这正是优先编码器的特点，也是它 的优点所在。 图 3.8 为 3 位二进制优先编码器的逻辑图。 图 3.83 位二进制优先编码器的逻辑图 3.2.2 集成编码器
1. 集成 3 位二进制优先编码器（ 8/3 线） 148 148 主要包括 TTL 系列中的 54/74148 、54/74 LS148、54/74 F148 和 CMOS系 列中的 54/74 HC148、40H148 等。其外引脚排列图如图 3.9 所示。
S 为使能输入端，低电平有效，即只有当 S=0 时，编码器才工作。 YS为使能 输出端，当 S=0 允许工作时，如果 YS=0 则表示无输入信号， YS=1 表示有输入信 号，有编码输出。 YEX为扩展输出端，当 S=0 时，只要有编码信号，则 YEX=0，
说明有编码信号输入，输出信号是编码输出； YEX=1 表示不是编码输出。 YS和 S 配合可以实现多级编码器之间优先级别的控制。 图 3.10 是利用 2 片 集成 3 位二进制优先编码器 LS 实现一个 16/4 线优先编码器的接线图。 74 148 2. 集成二 - 十进制优先编码器（ 10/4 线） 147 147主要包括 TTL 系列中的 LS 和 CMOS系列中的 54/74147 、 54/74 147
54/74 HC 、 54/74 HCT 和 H 等。其外引脚排列图如图 3.11 所示。 147 147 40 147
3.3 译码器和数据分配器
3.3.1 译码器的原理及分类
将每一组输入的二进制代码“翻译”成为一个特定的输出信号， 用来表示该组代码原来所代表的信息的过程 （编码的逆过程） 称为译码。实现译码功能的数字电路称为译码器。 1. 二进制译码器 将输入的二进制代码翻译成为原来对应信息的组合逻辑电路， 称为二进制译码器。它具有 n 个输入端， 2n 个输出端，故称之为 n/2 n 线译码器。
图 3.12 为 3/8 线译码器的逻辑电路图
2. 二- 十进制译码器 二 - 十进制译码器（又称为 BCD码译码器）是将输入的每一组 4 位二进制码翻译成对应的 1 位十进制数。因编码过程不同， 即编码时采用的 BCD码不同，所以相应的译码过程也不同， 故 BCD码译码器有多种。 但此种译码器都有 4 个输入端， 10 个输出端，常称之为 4/10 线译码器。 8421 BCD码译码器是最常用的 BCD码译码器，图 3.13 所示是其逻辑图。
应当注意的是， BCD码译码器的输入状态组合中总有 6 个伪码状态存在。所
用 BCD码不同，则相应的 6 个伪码状态也不同， 8421BCD码译码器的 6 个伪码状态组合为 1010～ 1111。在设计 BCD码译码器时，应使电路具有拒绝伪码的功能， 即当输入端出现不应被翻译的伪码状态时，输出均呈无效电平。上面的8421BCD 码译码器便具有拒绝伪码的功能。 3. 数字显示译码器 用来驱动各种显示器件， 从而将用二进制代码表示的数字、 文字、符号翻译 成人们习惯的形式直观的显示出来的电路，称为显示译码器。 （ 1） 显示器件
数字显示器件的种类很多，按发光物质的不同分为半导体（发光二极管）显示器、液晶显示器、荧光显示器和辉光显示器等；按组成数字的方式不同，又可分为分段式显示器、点阵式显示器和字型重叠式显示器等。
点阵式显示器主要用于大屏幕显示器，通常要有计算机控制其显示过程。 目前使用较多的是分段式显示器， 其显示方式是通过七段显示器完成 0～十
个字符的显示过程。 七段显示器主要有辉光数码管和半导体显示器。 半导体显示器使用最多， 它有共阴极和共阳极两种接法，如图 3.14 所示。
（ 2） 七段显示译码器 用来驱动各种显示器件， 从而将用二进制代码表示的数字、 文字、符号翻译 成人们习惯的形式直观地显示出来的电路，称为显示译码器。 字型重叠式显示器适用于 BCD码译码器；而分段式显示器显然不适合于前面 所述任何一种译码器，需要另外设计合适的译码电路来与分段显示器配合使用。 七段显示译码器的输入信号为 8421BCD码，输出信号应该能够驱动半导体七 段显示器相应段发光。 对于共阴极七段显示器， 待点亮的段应给予高电平驱动信 号，对于共阳极七段显示器，待点亮的段应给予低电平驱动信号。 3.3.2 集成译码器 1. 3 位二进制译码器（ 3/8 线） 138 138 包括 TTL 系列中的 54/74 LS138、54/74 S138、54/74 ALS138、 54/74 F138 和 54/74 AS138，CMOS系列中的 54/74 HC138、54/74 HCT138 和 40H138 等。 138 为 3 位二进制译码器，其外引脚排列如图 3.15 所示。
应注意的是， 138 的输入采用原码的形式；而输出采用的却是反码形式。 2. 8421 BCD码译码器（ 4/10 线） 42 此种译码器包含有 TTL 系列的 54/7442、 54/74 LS 和 CMOS中的 42
54/74 HC 、 54/74 HCT 及 HC 等。其外引脚排列图如图 3.17 所示。
42 42 40 42
3. 七段显示译码器 48 48 主要有 TTL 系列中的 74LS48 等。其引脚排列图如图 3.18 所示。逻辑功 能表如表 3.15 所示。 七段显示译码器 48 与共阴极七段数码管显示器 BS201A 的连接方法如图 3.19
所示。
3.3.3 数据分配器
1. 数据分配器的原理
数据分配器的逻辑功能是， 将 1 个输入数据传送到多个输出端中的 端，具体传送到哪一个输出端，也是由一组选择控制信号确定。 数据分配器的逻辑框图及等效电路如图 3.20 所示。
1 个输出
