Cortex_M3的异常处理机制研究

ARMCortex-M3操作模式和特权级别Cortex-M3处理器⽀持两种处理器的操作模式，还⽀持两级特权操作。

两种操作模式分别为：处理者模式和线程模式（thread mode）。

引⼊两个模式的本意，是⽤于区别普通应⽤程序的代码和异常服务例程的代码——包括中断服务例程的代码。

两级特权操作分别为：特权级和⽤户级。

这可以提供⼀种存储器访问的保护机制，使得普通的⽤户程序代码不能意外地，甚⾄是恶意地执⾏涉及到要害的操作。

处理器⽀持两种特权级，这也是⼀个基本的安全模型。

主应⽤程序（线程模式），既可以使⽤特权级，也可以使⽤⽤户级；异常服务例程(处理者模式)必须在特权级下执⾏。

通过引⼊特权级和⽤户级，就能够在硬件⽔平上限制某些不受信任的或者还没有调试好的程序，不让它们随便地配置涉及要害的寄存器，因⽽系统的可靠性得到了提⾼。

控制寄存器（CONTROL）CONTROL[0]=1，⽤户级的线程模式CONTROL[0]=0，特权级的线程模式CONTROL[1]=1，选择使⽤PSPCONTROL[1]=0，选择使⽤MSP复位后，处理器默认进⼊线程模式，特权极访问 ( 使⽤ MSP 作为堆栈指针 )EXC_RETURN Description0xFFFFFFF1 Return to Handler mode. Exception return gets state from the main stack. Execution uses MSP after return.0xFFFFFFF9 Return to Thread mode. Exception Return get state from the main stack. Execution uses MSP after return.0xFFFFFFFD Return to Thread mode. Exception return gets state from the process stack. Execution uses PSP after return.Handler mode always uses the MSP, so the processor ignores explicit writes to the active stack pointer bit of the CONTROL register when in Handler mode. The exception entry and return mechanisms automatically update the CONTROL register based on the EXC_RETURN valueIn an OS environment, ARM recommendsthe kernel and exception handlers use the main stack.the threads running in Thread mode use the process stack.By default, Thread mode uses the MSP.To switch the stack pointer used in Thread mode to the PSP(1) use the MSR instruction to set the Active stack pointer bit to 1, CONTROL[1] = 1(2) perform an exception return to Thread mode with the appropriate EXC_RETURN valueWhen changing the stack pointer, software must use an ISB instruction immediately after the MSR instruction. This ensures that instructions after the ISB instruction execute using the new stack pointer.Processor mode and privilege levels for software executionThe processor modes are:Thread modeUsed to execute application software.The processor enters Thread mode when it comes out of reset.Handler modeUsed to handle exceptions.The processor returns to Thread mode when it has finished all exception processing.The privilege levels for software execution are:UnprivilegedThe software:has limited access to the MSR and MRS instructions, and cannot use the CPS instructioncannot access the system timer, NVIC, or system control blockmight have restricted access to memory or peripherals.Unprivileged software executes at the unprivileged level.PrivilegedThe software can use all the instructions and has access to all resources.Privileged software executes at the privileged level.In Thread mode, the CONTROL register controls whether software execution is privileged or unprivileged, see CONTROL register.In Handler mode, software execution is always privileged.Only privileged software can write to the CONTROL register to change the privilege level for software execution in Thread mode.Unprivileged software can use the SVC instruction to make a supervisor call to transfer control to privileged software.。

Cortex-M3权威指南J oseph Yiu 著宋岩译热心网友校对网络版初稿的译序我接触ARM的历史约4年，早期是很欣赏这类处理器，到了后来切身使用它们的机会越来越多，慢慢地有了感觉，也更加喜欢了。

在偶然听说Cortex-M3后，我就冥冥地感到它不寻常。

只是因为其它工作一直没有去了解它，直到今年初才进一步学习，很快就觉得相知恨晚。

当时只能看ARM官方的重量级资料，在看到这本书的英文原稿后，更感觉被电到了一样，于是突然有了把它翻译成中文的冲动。

经过累计约150个小时的奋战，终于有了此译稿。

在翻译过程中，我始终采用下列指导思想：1.尽量使用短句，并且把句子口语化。

我认为高深的道理不一定要用高级的语法句型才能表达。

想想看，即使是几位博士互相聊天讨论一个课题，也还是使用口语吧，而且火花往往就是在这种讨论中产生呢！2.多用修辞方法，并且常常引用表现力强的词汇——甚至包括网络用语和脍炙人口的歌词。

另外，有时会加工句子，使得风格像是对话。

这样做的目的是整个文风更鲜活——有点像为写出高分作文而努力的样子。

这点可能与很多学术著作的“严肃、平实”文风不同，也是一次大胆的尝试。

还希望读者不吝给予反馈。

3.在“宏观”上直译，在“微观”上意译。

英语不仅单一句子的语法和汉语不同，并且句子的连贯方式也与汉语不同。

因此在十几个到几十个单词的范围内，我先把它们翻译成脑子里的“中间语言”，再把中间语言翻译成汉语。

这样，就最大地避免了贻笑大方的“英式汉语”。

4.有些术语名词不方便翻译成汉语，或者目前的翻译方式不统一，或者与其它术语翻译的结果很接近，如error和fault，就只能用英语意会。

此时我就保留英文单词，相信这样比硬生生地翻译成汉语还好。

这些词汇主要是:retarget, fault, region等。

另外，英文中有一个很能精练表达“两者都”意思的单词及其用法：”both”，我也常常保留之。

5.图表对颜色的使用比较丰满，尤其是比较大型的插图，相信这样能帮助读者分析和理解。

Cortex-M3权威指南J oseph Yiu 著宋岩 译译序我接触ARM的历史约4年，早期是很欣赏这类处理器，到了后来切身使用它们的机会越来越多，慢慢地有了感觉，也更加喜欢了。

在偶然听说Cortex‐M3后，我就冥冥地感到它不寻常。

只是因为其它工作一直没有去了解它，直到今年初才进一步学习，很快就觉得相知恨晚。

当时只能看ARM官方的重量级资料，在看到这本书的英文原稿后，更感觉被电到了一样，于是突然有了把它翻译成中文的冲动。

经过累计约150个小时的奋战，终于有了此译稿。

在翻译过程中，我始终采用下列指导思想：1.尽量使用短句，并且把句子口语化。

我认为高深的道理不一定要用高级的语法句型才能表达。

想想看，即使是几位博士互相聊天讨论一个课题，也还是使用口语吧，而且火花往往就是在这种讨论中产生呢！2.多用修辞方法，并且常常引用表现力强的词汇——甚至包括网络用语和脍炙人口的歌词。

另外，有时会加工句子，使得风格像是对话。

这样做的目的是整个文风更鲜活——有点像为写出高分作文而努力的样子。

这点可能与很多学术著作的“严肃、平实”文风不同，也是一次大胆的尝试。

还希望读者不吝给予反馈。

3.在“宏观”上直译，在“微观”上意译。

英语不仅单一句子的语法和汉语不同，并且句子的连贯方式也与汉语不同。

因此在十几个到几十个单词的范围内，我先把它们翻译成脑子里的“中间语言”，再把中间语言翻译成汉语。

这样，就最大地避免了贻笑大方的“英式汉语”。

4.有些术语名词不方便翻译成汉语，或者目前的翻译方式不统一，或者与其它术语翻译的结果很接近，如error和fault，就只能用英语意会。

此时我就保留英文单词，相信这样比硬生生地翻译成汉语还好。

这些词汇主要是:retarget, fault, region等。

另外，英文中有一个很能精练表达“两者都”意思的单词及其用法：”both”，我也常常保留之。

5.图表对颜色的使用比较丰满，尤其是比较大型的插图，相信这样能帮助读者分析和理解。

ARM Cortex-M3相比于ARM其他系列微控制器，具有以下优势或特点：1. 三级流水线+分支预测ARM Cortex-M3与ARM7内核一样，采用适合于微控制器应用的三级流水线，但增加了分支预测功能。

现代处理器大多采用指令预取和流水线技术，以提高处理器的指令执行速度。

流水线处理器在正常执行指令时，如果碰到分支（跳转）指令，由于指令执行的顺序可能会发生变化，指令预取队列和流水线中的部分指令就可能作废，而需要从新的地址重新取指、执行，这样就会使流水线“断流”，处理器性能因此而受到影响。

特别是现代C语言程序，经编译器优化生成的目标代码中，分支指令所占的比例可达10-20%，对流水线处理器的影响会的更大。

为此，现代高性能流水线处理器中一般都加入了分支预测部件，就是在处理器从存储器预取指令时，当遇到分支（跳转）指令时，能自动预测跳转是否会发生，再从预测的方向进行取指，从而提供给流水线连续的指令流，流水线就可以不断地执行有效指令，保证了其性能的发挥。

ARM Cortex-M3内核的预取部件具有分支预测功能，可以预取分支目标地址的指令，使分支延迟减少到一个时钟周期。

2. 哈佛结构从内核访问指令和数据的不同空间与总线结构，可以把处理器分为哈佛结构和普林斯顿结构（或冯.诺伊曼结构）。

冯.诺伊曼结构的机器指令、数据和I/O共用一条总线，这样内核在取指时就不能进行数据读写，反之亦然。

这在传统的非流水线处理器（如MCS51）上是没有什么问题的，它们取指、执行分时进行，不会发生冲突。

但在现代流水线处理器上，由于取指、译码和执行是同时进行的（不是同一条指令），一条总线就会发生总线冲突，必须插入延迟等待，从而影响了系统性能。

ARM7TDMI内核就是这种结构的。

而哈佛结构的处理器采用独立的指令总线和数据总线，可以同时进行取指和数据读写操作，从而提高了处理器的运行性能。

ARMCortex-M3、ARM966E、ARM926EJ、ARM1136JF等内核都采用了哈佛结构。

第3章Cortex-M3内核结构3.1 M3处理器内核结构概述Cortex-M3是一个32位处理器内核，简称M3。

内部的数据总线宽度是32位的，寄存器是32位的，存储器接口也是32位的。

M3采用了哈佛结构，拥有独立的指令总线和数据总线，可以让取指与数据访问并行不悖。

这样一来数据访问不再占用指令总线，从而提升了性能。

为实现这些特性，M3内部含有好几条总线接口，每条都经过优化，适合自己的应用场合，并且它们可以并行工作。

但是另一方面，指令总线和数据总线共享同一个存储器空间（一个统一的存储器系统）。

换句话说，不是因为有两条总线，可寻址空间就变成8GB了。

比较复杂的应用可能需要更多的存储系统功能，为此M3提供一个可选的MPU，而且在需要的情况下也可以使用外部的高速缓存（Cache）。

另外M3支持大、小端两种存储模式。

M3内部还附赠了好多调试组件，用于在硬件水平上支持调试操作，如指令断点，数据观察点等。

另外，为支持更高级的调试，还有其它可选组件，包括指令跟踪和多种类型的调试接口。

图3-1-1是以Cortex-M3为内核所设计的处理器芯片的一个简化视图。

图3-1-1 Cortex-M3处理器简化视图3.2 M3内核寄存器M3寄存器组包括通用寄存器和特殊功能寄存器两部分。

如图3-2-1所示，M3处理器拥有16个通用寄存器R0-R15和5个特殊功能寄存器，下面对其分类介绍。

进程堆栈寄存器s图3-2-1 Cortex-M3寄存器3.2.1 通用寄存器1)通用寄存器R0-R12。

R0--R12是完全通用32位寄存器，用于数据操作，而绝大多数16位Thumb 指令只能访问R0-R7，而32位Thumb-2指令可以访问所有寄存器。

2)堆栈指针R13/SP。

M3拥有两个堆栈指针SP分组，即MSP和PSP，是两个完全独立的物理寄存器空间，但在任一时刻只能使用2个分组中的一个。

堆栈指针寄存器使用的有关说明如下：♦主堆栈指针（MSP）：复位后缺省使用的堆栈指针，用于操作系统内核以及异常处理例程（包括中断服务例程）；♦进程堆栈指针（PSP）：由用户的应用程序代码使用；♦堆栈指针的最低两位永远是0，堆栈总是4字节对齐的。