电路级静电防护设计技巧与ESD防护方法

5种ESD防护方法静电放电（ESD）理论研究的已经相当成熟，为了模拟分析静电事件，前人设计了很多静电放电模型。

常见的静电模型有：人体模型（HBM），带电器件模型，场感应模型，场增强模型，机器模型和电容耦合模型等。

芯片级一般用HBM做测试，而电子产品则用IEC 6 1000­4­2的放电模型做测试。

为对 ESD 的测试进行统一规范，在工业标准方面，欧共体的 IEC 61000­4­2 已建立起严格的瞬变冲击抑制标准；电子产品必须符合这一标准之后方能销往欧共体的各个成员国。

因此，大多数生产厂家都把 IEC 61000­4­2看作是 ESD 测试的事实标准。

我国的国家标准（GB/T 17626.2­1998）等同于I EC 6 1000­4­2。

大多是实验室用的静电发生器就是按 IEC 6 1000­4­2的标准，分为接触放电和空气放电。

静电发生器的模型如图 1。

放电头按接触放电和空气放电分尖头和圆头两种。

IEC 61000­4­2的 静电放电的波形如图2，可以看到静电放电主要电流是一个上升沿在1nS左右的一个上升沿，要消除这个上升沿要求ESD保护器件响应时间要小于这个时间。

静电放电的能量主要集中在几十MHz到500MHz，很多时候我们能从频谱上考虑，如滤波器滤除相应频带的能量来实现静电防护。

IEC 61000­4­2规定了几个试验等级，目前手机CTA测试执行得是3级，即接触放电6KV，空气放电8KV。

很多手机厂家内部执行更高的静电防护等级。

当集成电路（ IC ）经受静电放电（ ESD）时，放电回路的电阻通常都很小，无法限制放电电流。

例如将带静电的电缆插到电路接口上时，放电回路的电阻几乎为零，造成高达数十安培的瞬间放电尖峰电流，流入相应的 IC 管脚。

瞬间大电流会严重损伤 IC ，局部发热的热量甚至会融化硅片管芯。

PCB板“ESD保护电路设计”来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。

为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。

在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。

在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。

通过调整PCB布局布线,能够很好地防范ESD。

以下是一些常见的防范措施。

几种典型的通用ESD保护电路分享个人的ESD保护9大措施最近在做电子产品的ESD测试，从不同的产品的测试结果发现，这个ESD是一项很重要的测试：如果电路板设计的不好，当引入静电后，会引起产品的死机甚至是元器件的损坏。

以前只注意到ESD会损坏元器件，没有想到，对于电子产品也要引起足够的重视。

ESD，也就是我们常说的静电释放(Electro-Static discharge)。

从学习过的知识中可以知道，静电是一种自然现象，通常通过接触、摩擦、电器间感应等方式产生，其特点是长时间积聚、高电压(可以产生几千伏甚至上万伏的静电)、低电量、小电流和作用时间短的特点。

对于电子产品来说，如果ESD设计没有设计好，常常造成电子电器产品运行不稳定，甚至损坏。

在做ESD放电测试时通常采用两种方法：接触放电和空气放电。

接触放电就是直接对待测设备进行放电;空气放电也称为间接放电，是强磁场对邻近电流环路耦合产生。

这两种测试的测试电压一般为2KV-8KV，同地区要求不一样，因此在设计之前，先要弄清楚产品针对的市场。

以上两种情况是针对人体在接触到电子产品时，因人体带电或其他原因引起电子产品不能工作而进行的基本测试。

全球各地的湿度情况不一样，但是同时在一个地区，若空气湿度不一样，产生的静电也不相同。

静电防护（ESD）设计ESD(Electrostatic Discharge)是静电放电的简称。

非导电体由于摩擦，加热或与其它带静电体接触而产生静电荷，当静电荷累积到一定的电场梯度时（Gradient of Field）时，便会发生弧光(Arc), 或产生吸力（Mechanical Attraction）. 此种因非导电体静电累积而以电弧释放出能量的现象就称为ESD。

8-1影响物体带静电的因素材料因素电导体---电荷易中和，故不致于累积静电荷。

非电导体---电阻大，电荷不宜中和（Recombination）,故造成电荷累积.两接触材料（非导电体）之间的相对电介常数（Dielectric Constant）越大，越容易带静电。

Triboelectric Table当材料的表面电阻大于109 ohms/square时，较容易带静电.0 ohms/square~106 ohms/square 导体106 ohms/square~109 ohms/square 非静电材质109 ohms/square~ ∞易引起静电材质防静电材料之表面电阻值导电PE FOAM 104~106 ohms/square抗静电袋108~1012 ohms/square抗静电材质10~108 ohms-cm∙空气中的相对湿度越低，物体越容易带静电ESD的参数特性∙电容ESD的基本关系式：V=Q/CQ为物体所带的静电量，当Q固定时，带静电物体的电容越低，所释放的ESD电压越高。

通常女人的电容比男人高，一般人体的电容介于80pfd~500pfd之间.∙电压ESD所释放的电压，时造成IC组件故障的主要原因之一。

人体通常因摩擦所造成的静电放电电压介于10~15kV, 所能产生的ESD电压最高不超过35~40kV的上限。

人体所能感应的ESD电压下限为3~4kV∙能量W=1/2 *CV2典型的ESD能量约在17 milijoules, 即当C=150 pfd, V=15kV时W=1/2 * 150 *1012 * (15 * 103)2 =17 * 103 joules (焦耳)∙极性物体所带的静电有正负之分，当某极性促使该组件趋向Reverse Bias时，则该组件较易被破坏.5. RISE TIME ( tr )RISE TIME---ESD起始脉冲(PULSE)10%到90%ESD电流的尖峰值所须的时间.Duration--- ESD起始脉冲50%到落下脉冲50%之间所经过的的时间使用尖锐的工具放电，产生的ESD Rise time最短，而电流最大.ESD产生可分为五个阶段进行:1. 先期电晕放电（Corona Discharge）, 产生RF辐射波.2. 先期电场放电（Pre-discahrge E-Field）3. 电场放电崩溃（Collapse）4. 磁场放电(Discharge H-Field)5. 电流释出，并产生瞬时电压（Transient Voltage）8-2 电子装备之ESD问题1. 直接放电到电子组件由电压导致的破坏o以MOS（Metal Oxide Semiconductar）DEVICE为主o当ESD电压超过氧化层（如SiO2）的Breakdown Voltage时，即造成组件破坏.o由电场引起由电流导致的破坏o以BIPOLAR ( Schottky , TTL) DEVICE 为主o当ESD电流达到2~5A时，因焦耳效应产生的高热（I2t）, 将IC JUNCTION烧坏.o由磁场引起1. 直接放电到电子设备外壳当带静电的人体接触电子装备的金属外壳时，若该装备有接地，则ESD电流会直接流至地线，否则有可能流经电子组件再流至GROUND, 造成组件的破坏。

如何设计静电防护电路?对于大部分工程师来说，ESD是一种挑战，不仅要保护昂贵的电子元件不被ESD损毁，还要保证万一出现ESD事件后系统仍能继续运行。

这就需要对ESD冲击时发生了什么做深入的了解，才能设计出正确的ESD保护电路。

我们的手都曾有过静电放电（ESD）的体验，即使只是从地毯上走过然后触摸某些金属部件也会在瞬间释放积累起来的静电。

我们许多人都曾抱怨在实验室中使用导电毯、ESD 静电腕带和其它要求来满足工业ESD标准。

我们中也有不少人曾经因为粗心大意使用未受保护的电路而损毁昂贵的电子元件。

对某些人来说ESD是一种挑战，因为需要在处理和组装未受保护的电子元件时不能造成任何损坏。

这是一种电路设计挑战，因为需要保证系统承受住ESD的冲击，之后仍能正常工作，更好的情况是经过ESD事件后不发生用户可觉察的故障。

与人们的常识相反，设计人员完全可以让系统在经过ESD事件后不发生故障并仍能继续运行。

将这个目标谨记在心，下面让我们更好地理解ESD冲击时到底发生了什么，然后介绍如何设计正确的系统架构来应对ESD。

简单的ESD模型将一个电容充电到高电压（一般是2kV至8kV），然后通过闭合开关将电荷释放进准备承受ESD冲击的受损器件（图1）。

电荷的极性可以是正也可以是负，因此必须同时处理好正负ESD两种情况。

图1：板级ESD通常涉及机器模型（MM）和人体模型（HBM）破坏受损电路的高瞬态电压一般具有几个纳秒的上升时间和大约100纳秒的放电时间。

受损电路不同，对正负冲击的敏感性可能也有很大的不同，因此你需要同时处理好正负冲击。

人体模型（HMB）和机器模型（MM）这两种最常见模型之间的区别主要在于串联电。