NN12067A中文资料

  • 格式:pdf
  • 大小:479.15 KB
  • 文档页数:7

F2
— Ground for timing generator block
G3
Input CCD setting input
G2
Input SSG setting input
G1
I/O Pre-charge S/H pulse output
H3
I/O Data S/H pulse output
H2
I/O A/D clock output
2
1
4
7 10 12 15 18 N.C. 23
97
97
1
3
6
9 13 N.C. 17 20 22
A
B
C
D
E
F
G
H
J
K
L
M
N
TOP VIEW
13
D3
DRVSS OV1C OV3L
D7
D10
OV5L OV3C
XI
VSSSUB
VSSSUB
12
D2
D5
OV1B OV3R
ห้องสมุดไป่ตู้
D8
D11
OV3A DVSS2 DVDD2
— Ground for timing generator block
H12 Output A/D output (MSB)
H13 Output A/D output
G11 Output A/D output
G12 Output A/D output
G13 Output A/D output
F11
Output A/D output
+ GC – AMP
DC Cont VrefL VrefH
PBLK CPOB CPOB2
DS1 DS2
CCD Timing Generator
39 XI XO 40 DVDD1 56 DVSS1 57
Clock Generator
ADC
ADCLK
55 54 53 52 51 50 48 49 47 46 45 44 43 42 DRVSS
Pin
Type
Description
C2
I/O Strobe trigger output
D3
— Power supply for timing generator block
D1
— Ground for timing generator block
D2
Output Mechanical shutter control pulse
元器件交易网
将CCD外围电路单片封装
用于CCD照相机的模拟前端处理IC NN12067A
概 要
NN12067A型IC,内置定时信号产生器和垂直驱动器(对应本公司 CCD),用于CCD照相机的模拟前端处理(CDS、GCA、A/D转换 器)。通过内置专用定时信号产生器和垂直驱动器,可以缩短 CCD照相机的开发设计时间,并可以节省空间。
D0 D1 D2 D3 D4 D5 DRVDD D6 D7 D8 D9 D10 D11
22 23 26 11 12
VD CLKO SSGSW
HD
CCDSW
35 DVSS3 32 DVSS3 29 DVSS3 36 DVDD3 33 DVDD3 30 DVDD3 37 HL 34 H2 31 H1 27 R 8 FCKSW 7 TEST2 6 TEST1 18 SUBSW 4 SHUT 1 STO 41 DVSS2 28 DVSS2 25 DVSS2 17 DVSS2 10 DVSS2 3 DVSS2 38 DVDD2 24 DVDD2 16 DVDD2 9 DVDD2 2 DVDD2
HD
VSSSUB
VSSSUB
1
DVSS2 TEST1 DVDD2 EXDS1 N.C. DVSS2 DCLK
VD
ABCDEFGHJKLMN
Thermal / dummy land
No land
N.C. Land without wire connection
The direction recognition mark corresponds to the direction of A1 land
MLGA107-L2-0909
用 途
CCD照相机(数码相机、手机照相机等)
系统框图
MN39720 MN39750 MN39830
CCD
NN12067A
数字前处理 驱动脉冲 V驱动器
MN103SA10EYD
数字 信号处理
SDRAM 256M 视频信号输出
模拟RGB
闪存卡
本产品目录是2005年7月25日制成的。 M00696AC
L8
— Power supply for fH driver and fR driver
N8
Output fH2 pulse output (positive logic)
元器件交易网 Pin Descriptions2
No. Pin name 35 DVSS3 36 DVDD3 37 HL 38 DVDD2 39 XI
VL
DVSS3 DVDD3
5
CCDOUT VDD
VDD
CLKO
R
DVSS2
4
DC_DET1 VSS DC_DET2
N.C. DVSS2 DVDD2
3
RESET N.C.
N.C. DVDD2 CLR FCKSW CCDSW EXDS2 DVDD2
CS
DATA
N.C.
N.C.
2
STO
SHUT TEST2 DVSS2 SSGSW EXADCLK SUBSW N.C.
元器件交易网 Block Diagram
VMSUB
OV2 OV6 OV1B OV1S OV3L OV5L OV3B OV5A OV5C
VM VM VHH VH VH
OV4 OV1A OV1C OV3R OV5R OV3A OV3C OV5B OSUB
74 93 73 72 94 71 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75
E3
Input All clear input
E1
Input Test input 1 (Normally set low)
E2
Input Test input 2 (Normally set low)
F3
Input Master clock setting input
F1
— Power supply for timing generator block
L13
Input Crystal oscillator input (FCK or 2FCK)
K11
Output
Crystal oscillator output (FCK/2FCK) with 3 times multiplier and external feedback resistor
K12
NN12067A XXXXX JAPAN
元器件交易网 Pin Descriptions1
No. Pin name 1 STO 2 DVDD2 3 DVSS2 4 SHUT 5 CLR 6 TEST1 7 TEST2 8 FCKSW 9 DVDD2 10 DVSS2 11 CCDSW 12 SSGSW 13 EXDS1 14 EXDS2 15 EXADCLK 16 DVDD2 17 DVSS2 18 SUBSW 19 CS 20 DCLK 21 DATA 22 VD 23 HD 24 DVDD2 25 DVSS2 26 CLKO 27 R 28 DVSS2 29 DVSS3 30 DVDD3 31 H1 32 DVSS3 33 DVDD3 34 H2
40 XO
41 DVSS2 42 D11 43 D10 44 D9 45 D8 46 D7 47 D6 48 DRVDD 49 DRVSS 50 D5 51 D4 52 D3 53 D2 54 D1 55 D0 56 DVDD1 57 DVSS1 58 VRT 59 AUX 60 VRB 61 VSS 62 DC_DET4 63 DC_DET3 64 VDD 65 CCDOUT 66 VDD 67 DC_DET2
元器件交易网 Pin Arrangement (Top View)
TOP VIEW
13
52 49 87 84 46 43 82 79 39
97
97
12
53 50 88 85 45 42 81 41 38
11
90 89 51 48 86 47 44 83 80 40 76 78 77
J3
— Power supply for timing generator block
J1
— Ground for timing generator block
J2
I/O SUB bias voltage control pulse output
K3
Input Data latch input for serial data communications
11
OV6
OV1A
D4 DRVDD OV1S
D6
D9
OV5R OV3B
XO
OV5C OV5A OV5B
10
D1
OV2
OV4
VM
OSUB VMSUB
9
VM
DVDD1
D0
DVDD3
HL
VHH
8
VH
VRT DVSS1
DVDD3 DVSS3