实验二运算器实验报告

南京工程学院计算机工程学院计算机组成与结构实验报告书实验学生班级 K网络工程121实验学生姓名王云峰学号 240121525实验地点信息楼A115实验二运算器实验同组同学李翔240121515（合作小组朱赛杰240121533）实验日期 11月27日实验仪器号 TEC-XP+14S022一、实验目的1．加深对Am2901运算器内部组成的了解, 掌握四片Am2901芯片间的连接关系, 以及它与有关外部逻辑电路的连接关系。

2．准确把握该运算器的控制与使用, 即掌握其运算与操作功能, 以及正确地为其提供全部控制信号及有关数据的手段与技术。

3．初步了解运算器在计算机整机中的作用。

二、实验内容1．脱机方式下运算器的控制及运行设计控制信号序列，在脱机方式实现给定程序段的功能。

记录按压START 前后的ALU的运算结果和状态标志。

2．联机方式下运算器的控制及运行在联机方式下，汇编并单步执行给定程序段，查看并记录每条指令执行后的运行结果。

使用指令的单步骤执行方式，观察与运算器相关的控制信号的状态。

三、实验步骤与结果脱机的运算器实验，在教学实验中实现如下7项操作功能：预期功能实现方案R0 ←1234 数据开关拨1234，B地址给0，D+0，结果送B口选的R0R9 ←789F 数据开关拨789F，B地址给9，D+0，结果送B口选的R9 R9 ←R9-R0 B地址9，A地址给0，最低位进位给1，B-A，结果送B 口选的R9R0 ←R0+1 B地址给0，最低位进位给1，B+0，结果送B口选的R0 R10←R0 B地址给A，A地址给0，A+0，结果送B口选的R10逻辑右移在有了预期功能和实现方案之后，要解决的具体问题，就是依据教学计算机的简明操作卡中的有关表格中规定的内容，找出实现每一操作功能要用到的控制码。

请把表2-3中各组控制信号的正确的取值填写在相应位置，然后把运行结果的状态信息填入表2-4。

思考题：执行R0+1时，为什么输出Y15-Y0为1234，而不是1235？左右移位时，是通用寄存器本身移位，还是它与Q寄存器联合移位是怎么区分的？最高、最低位的移位输入信号是怎么给出的？C在移位中有什么作用？联机的运算器实验，改用教学计算机的指令实现上述脱机运算器实验完成的功能。

实验二运算器实验实验二运算器am2901实验该实验操作不需用到电脑，不需实现电脑和实验箱的连接，操作全部在实验箱上完成。

实验过程当中，必须认真展开，避免损毁设备，分析可能将碰到的各种现象，推论结果与否恰当，记录运转结果。

实验目的：1、深入细致介绍am2901运算芯片的功能、结构；2、深入细致介绍4片am2901的级联方式；3、深化运算器部件的组成、设计、控制与使用等知识。

教学计算机的运算器部件主体由4片4位的运算器芯片am2901彼此串联形成，它输入16位的数据运算的结果（用y则表示）和4个结果特征位（用cy，f=0000，over，f15则表示）。

它的输出（用d则表示）就可以源自于内部总线。

确定运算器运算的数据来源、运算功能、结果处置，需要使用控制器提供的i8~i0、b3~b0、a3~a0共17个信号。

运算器的输入轻易相连接至地址寄存器ar的输出插槽，用作提供更多地址总线的信息来源。

运算器的输入还经过两个8位的244器件的掌控（采用dc1译码器的ytoib#信号）被送至内部总线ib，用作把运算器中的数据或者运算结果载入内存储器或者输入输出USB芯片。

运算器产生的4个结果特征位的信息需要保存，为此设置一个4位的标志寄存器flag，用于保存这4个结果特征信息，标志寄存器的输出分别用c、z、v、s表示。

控制标志寄存器何时和如何接收送给它的信息，需要使用控制器提供的sst2~sst0三位信号。

运算器还须要按照指令继续执行的建议，正确地获得最高位的位次输出信号，最高位和最低位的移位输出信号，为此须要布局另一个shift的线路，在控制器提供更多的ssh和sci1~sci0三位信号的掌控下，产生运算器最高位的位次输出信号，最高位和最低位的移位输出信号。

相关器件：4片am2901（alu）两片ar（74ls374）一片flag（gal20v8）一片shift（gal20v8）2片244（alutoib，74ls244）2个12位微动开关（红色）3个手动掌控信号内存芯片（hand，74ls240）am2901芯片的结构和功能：参考教材附录部分芯片具体内容线路表明：1、芯片输出受oe#信号控制，仅当其为低电平时，才有y值正常逻辑信号输出，否则输出为高阻态。

实验二 COP2000运算器实验【实验目的】1 1 了解运算方法和运算器的组成了解运算方法和运算器的组成了解运算方法和运算器的组成2 2 掌握行波进位加法器设计方法。

掌握行波进位加法器设计方法。

掌握行波进位加法器设计方法。

3 3 讨论并行进位加法器讨论并行进位加法器讨论并行进位加法器 4本实验为设计性实验。

本实验为设计性实验。

【实验要求】1 74LS1811 74LS181、、74LS182级联方法和运算种类。

级联方法和运算种类。

2 2 认识乘法阵列乘法器。

认识乘法阵列乘法器。

认识乘法阵列乘法器。

3 COP2000实验箱的算术逻辑单元。

实验箱的算术逻辑单元。

【实验步骤】1 1 设计十六位行波进位加法器（用全加器）设计十六位行波进位加法器（用全加器）。

2 2 用用74LS18174LS181、、74LS182实现十六位运算器。

实现十六位运算器。

3 3 运算器实现算术运算验证。

运算器实现算术运算验证。

运算器实现算术运算验证。

【实验内容】 一 设计十六位行波进位加法器（用全加器）。

二 用74LS18174LS181、、74LS182实现十六位运算器。

实现十六位运算器。

三运算器实现算术运算验证。

三运算器实现算术运算验证。

连接线表连接线表连接连接 信号孔信号孔 接入孔接入孔 作用作用有效电平有效电平 1 J1座 J3座 将K23-K16接入DBUS[7:0] 2 S0 K0 运算器功能选择运算器功能选择 3 S1 K1 运算器功能选择运算器功能选择 4 S2 K2 运算器功能选择运算器功能选择5 AEN K3 选通A 低电平有效低电平有效 6 WEN K4 选通W 低电平有效低电平有效 7 Cy IN K5 运算器进位输入运算器进位输入8 ALUCK CLOCK ALU 工作脉冲工作脉冲上升沿打入上升沿打入将55H 写入A 寄存器寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H K23 K22 K21 K20 K19 K18 K17 K16 0 1 0 1 0 1 0 1 置控制信号为：置控制信号为：K5(Cy IN) K4(WEN) K3(AEN) K2(S2) K1(S1) K0(S0) 0 1 0 0 0 0 按住CLOCK 脉冲键，CLOCK 由高变低，这时寄存器A 的黄色选择指示灯亮，表明选择A寄存器。

软112,网112-运算器112485冯朝阳-112479李芸-SHL-80H-SUB-80H-04H运算器实验报告一、实验目的：1、熟悉74LS181函数功能发生器，提高应用器件在系统中应用的能力。

2、熟悉运算器的数据传送通路。

3、完成几种算术逻辑运算操作，加深对运算器工作原理的理解。

二、实验内容：（一）实验设计和连线步骤；运算器是计算机对数据进行运算的重要部件，它的核心是AlU函数功能发生器，其次还要有存放操作数和运算中间结果的寄存器、移位门、传送数据的总线等部件，在不同的控制信号下，运算器完成不同的运算功能。

SA、SB为存放两个现行操作数的缓冲寄存器。

其中SA兼作存放中间结果的累加器，并给予显示。

它们仅接收来自总线的数据信息，送入ALU进行算逻运算。

ALU输出经移位门，将运算结果送入母线。

移位门挂母线是发送源，需用三态门作隔离器。

可采用74LS244兼作移位门和隔离器。

在计算机运算过程中，经常要根据运算结果和进位输出来决定程序的流程，可从ALU 的A=B和C n+4端输出判断信息，分别打入进位位C和结果Z触发器。

当n位数运算结果超出n位所能表示的数的范围时，即发生了溢出。

在八位补码形式运算中，数的表示在-128～127范围内，溢出V同操作数的符号位及运算结果的符号位输出有如下关系：(1)加操作时，两操作数符号位(第七位)相同，才会产生溢出，即：(2)减操作时，两操作数符号位相异，才会产生溢出，即：所以V＝V㈩ + V㈠。

实验中，为减少拟开关占用量，可在总线上挂一个指令寄存器，存放ALU的控制信息S3～S0，M、Cn。

ALU数据通路实验1、按图2.2运算器数据通路图设计一个能完成表2-1所列出的八种补码运算指令的运算器。

表2-1 运算器的8种指令功能表2、完成元件选择，依据详细实验电路逻辑图，进行连线组装成电路。

3、在电路上进行表2-1八种指令的操作(操作数、指令码由数据开关输入)，观察运算器数据通路上显示灯的运行结果。

计算机组成原理课程设计运算器实验2报告计算机组成原理与接口技术课程设计实验报告学院：计算机科学与工程学院专业：计算机科学与技术班级：二班学号：姓名：徐新凯评分：130501021620XX年12月30日1实验名称：运算器实验目的：熟练掌握算术逻辑单元的应用方法；进一步熟悉简单运算器的数据传送原理；画出逻辑电路图及布出美观整齐的接线图；熟练掌握有关数字元件的功能和使用方法。

熟练掌握子电路的创建及使用。

实验原理：本实验仿真单总线结构的运算器，原理如图2-2所示。

相应的电路如图2-3所示。

电路图中，上右下三方的8条线模拟8位数据总线；K8产生所需数据；74244层次块为三态门电路，将部件与总线连接或断开，切记总线上只能有一个输入；两个74273层次块作为暂存工作寄存器DR1和DR2；两个74374层次块作为通用寄存器组；众多的开关作为控制电平或打入脉冲；众多的8段代码管显示相应位置的数据信息；核心为8位ALU层次块。

图2-2 单总线结构的运算器示意图实验内容：在Multisim画出电路图并仿真，完成如下操作。

说明整个电路工作原理。

说明74LS244N的功能及其在电路中作用，及输入信号G 有何作用；说明74LS273N的功能及其在电路中作用，及输入信号CLK有何作用；说明74LS374N的功能及其在电路中作用，及输入信号CLK和OC有何作用；2K8产生任意数据存入通用寄存器GR1。

K8产生任意数据存入通用寄存器GR2。

完成GR1+GR2→GR1。

完成GR1-GR2→GR2。

完成GR1∧GR2→GR1。

完成GR1∨GR2→GR2。

完成GR1⊕GR2→GR1。

~GR1→GR2。

~GR2→GR1。

实验电路图如下：3其中的一些层次块： 74244_BLOCKD电路图：74273_BLOCK电路图：474374_BLOCK电路图：K8_BLOCK电路图：58BIT_ALU_BLOCK电路图：总结及心得体会：通过实验二，我系统地了解运算器的原理，明白了怎样将数据存入通用寄存器以及将寄存器中的数据通过总线传入暂存器，然后通过输入运算器之后进行运算等等一系列的过程，受益匪浅。

实验二_运算器组成实验实验目的：1.掌握运算器的组成和工作原理；2.理解运算器的基本功能和运算器的分类；3.学会使用运算器进行简单的数学运算。

实验原理：运算器是计算机的核心部件，用于执行各种数学和逻辑运算。

它由算术逻辑单元(ALU)、控制单元和寄存器组成。

1.算术逻辑单元(ALU)：负责执行各种数学和逻辑运算，如加法、减法、乘法、除法、位运算等。

2.控制单元：负责控制运算器的工作，包括指令译码、时序控制等。

3.寄存器：用于存储中间结果和操作数。

运算器可以分为硬连线运算器和可编程运算器两种类型。

硬连线运算器是指其功能是固定的，一般只能执行一些特定的运算任务。

例如，加法器是一个常用的硬连线运算器，它可以对两个二进制数进行相加，并输出结果。

可编程运算器是指其功能可以根据需要进行编程，并可以执行多种不同的运算任务。

可编程运算器一般由组合逻辑电路和时序逻辑电路构成。

组合逻辑电路根据输入产生输出，时序逻辑电路根据时钟信号控制电路的工作。

可编程运算器可以根据输入的指令进行不同的运算。

实验步骤：1.准备实验所需材料：面包板、电线、电阻、开关、LED灯等。

2.按照实验原理连接电路。

电路的连接可以根据自己的需要进行设计，例如可以设计一个简单的加法器电路。

3.将电路连接到电源上，并将开关打开。

4.输入要进行的运算，例如输入两个二进制数。

5.观察LED灯的亮灭情况，以及输出结果的准确性。

实验注意事项：1.进行实验时需小心操作，以免引起电路短路或触电的危险。

2.实验结束后关闭电源，注意安全。

实验结果分析：通过本实验，我们可以了解到运算器的组成和工作原理，以及运算器的基本功能。

我们可以通过搭建不同的电路，实现不同的运算功能。

例如，我们可以通过搭建一个加法器电路来实现两个二进制数的相加运算。

通过观察LED灯的亮灭情况，我们可以判断出运算是否正确。

实验总结：运算器是计算机的核心部件，它负责进行各种数学和逻辑运算。

运算器由算术逻辑单元(ALU)、控制单元和寄存器组成。

南通大学计算机科学与技术学院上机实验报告
课程名称：计算机组成原理年级：上机日期：2014 姓名：学号: 班级:
实验名称：实验二运算器组成实验教师：成绩：
1.设计一个8位补码加/减法运算器
(1)参考图1，在QUARTUS II里输入原理图，设计一个8位补码加/减法运算器。

①一位二进制的加减法器电路图为：
③封装为芯片，设计8位二进制的加减法器，电路图如下
④创建波形文件，对该8位补码加/减法运算器进行功能仿真测试测试通过后，封装成一个芯片。

3．利用仿真波形，测试数据通路的正确性。

设定各控制信号的状态，完成下列操作，要求记录各控制信号的值及时序关系。

（1）在输入数据IN7~IN0上输入数据后，开启输入缓冲三态门，检查总线
时序关系表为：
检查方法，在DR1中存入55H，同时在DR2中存入00H，检测总线输出的数即为存入的数据，波形图如下：
时序关系表为：
方法与上相同，在DR1中存入55H，同时在DR2中存入00H，检测总线输出的数即为存入的数据，波形图如下：
时序关系表为：
（4）完成加法运算，求55H+AAH，检查运算结果是否正确，请说明检查方法。

波形图如下：
（5）完成减法运算，分别求55H-AAH和AAH-55H，检查运算结果是否正确，请说明检查方法。

①计算AA-55，波形图如下：
时序图如下：
②计算
（6）求12H+34H-56H ，将结果存入寄存器R0，检查运算结果是否正确，同时检查数据是否存入，请说明检查方法。

①首先计算结果，波形图，时序图如下：
②检查结果的保存，则把结果存入LDR1，把00H 存入LDR2，通过与0的相加，输出结果就可确定数据已存入。

实验二运算器逻辑设计实验实验所属系列：计算机系统与软件实验教学—硬件系列实验对象：本科生相关课程及专业：计算机组成原理课程，计算机应用专业实验类型：课程设计实验时数（学分）： 8学时一、实验目的通过部件级的实验设计和调试，培养学生分析和解决实际问题的能力，并增强学生的动手能力。

具体目的如下：1）掌握用硬件描述语言设计逻辑部件的方法。

2）了解运算器的设计过程。

3）掌握组内和组间并行进位技术。

4）验证运算器的功能。

二、实验内容与要求利用ALTERA公司的EPF10K10LC84-4的内部可编程资源，设计一个16 bit的运算器；要求该运算器具有加、减算术运算功能和基本逻辑（与、或、非、异或、求补）运算功能。

1）实验基础（必要的基础知识）熟悉运算器部件结构；熟悉硬件描述语言VHDL。

2）实验步骤第一步：画出寄存器级的ALU框图，标明端口、引脚及其含义；第二步：用MAX+PLUS II建立代码工程，用VHDL定义并描述各部件及整体功能；第三步：模块级仿真、系统级仿真；第四步：模拟合成并验证；第五步：编写详细的实验报告。

3）实验注意事项（1） ALU结构及各端口正确；（2）先模块级仿真验证正确后，才进行系统级仿真。

（3）由于实验面板的输入，输出有限，所以对ALU模块进行了封装。

文件见附件；学生只需完成CPU_ALU模块；然后将cpu_alu_extra作为顶层文件和工程文件进行编译，仿真，下载。

三、实验开设方式1）分组实验，每组3人。

2）实验授课2学时，介绍实验开发平台和实验板的使用。

3）实验占有时间估计需14学时。

四、实验设备与环境1）基本环境要求①宽敞整洁专用硬件实验室②必备的基本实验工具2）最低设备要求①计算机CPU不小于800MHZ；②计算机内存不小于128M；③其他标准配置。

3）系统平台要求windows984）软件、硬件及相应工具要求①开发工具：MAX+plus II 9.6②仿真工具：ModelSim SE5.6③电子EDA实验开发系统五、实验评分标准1）评分标准（A优秀、B良好、C中等、D及格、E不及格）2）测评方式A：程序下载到实验板上，功能正确、结构优化。

实验2 运算器实验报告一、实验目的本次实验的主要目的是深入了解运算器的工作原理和功能，通过实际操作和观察，掌握运算器在计算机系统中的重要作用，提高对计算机硬件结构的理解和认识。

二、实验设备本次实验使用了以下设备：1、计算机一台，配置为_____处理器、＿____内存、＿____硬盘。

2、实验软件：＿____。

三、实验原理运算器是计算机中执行算术和逻辑运算的部件。

它主要由算术逻辑单元（ALU）、寄存器、数据通路和控制电路等组成。

算术逻辑单元（ALU）能够进行加、减、乘、除等算术运算，以及与、或、非、异或等逻辑运算。

寄存器用于暂存操作数和运算结果，数据通路负责在各个部件之间传输数据，控制电路则根据指令控制运算器的操作。

在运算过程中，数据从寄存器或内存中读取，经过 ALU 处理后，结果再存回寄存器或内存中。

四、实验内容与步骤（一）加法运算实验1、打开实验软件，进入运算器实验界面。

2、在操作数输入框中分别输入两个整数，例如 5 和 10。

3、点击“加法”按钮，观察运算结果显示框中的数值。

4、重复上述步骤，输入不同的操作数，验证加法运算的正确性。

（二）减法运算实验1、在实验界面中，输入被减数和减数，例如 15 和 8。

2、点击“减法”按钮，查看结果是否正确。

3、尝试输入负数作为操作数，观察减法运算的处理方式。

（三）乘法运算实验1、输入两个整数作为乘数和被乘数，例如 3 和 7。

2、启动乘法运算功能，检查结果的准确性。

3、对较大的数值进行乘法运算，观察运算时间和结果。

（四）除法运算实验1、给定被除数和除数，如 20 和 4。

2、执行除法运算，查看商和余数的显示。

3、尝试除数为 0 的情况，观察系统的处理方式。

（五）逻辑运算实验1、分别进行与、或、非、异或等逻辑运算，输入相应的操作数。

2、观察逻辑运算的结果，理解不同逻辑运算的特点和用途。

五、实验结果与分析（一）加法运算结果通过多次输入不同的操作数进行加法运算，结果均准确无误。

计算机组成原理实验课程实验报告实验名称运算器实验
实验二运算器
一．实验目的
了解简单运算器的数据传输通路。

验证运算功能发生器的组合功能。

掌握算术逻辑运算加、减、与的工作原理。

二．实验环境
Quartus 2 9.1
三．实验基本原理及步骤
算术逻辑单元运算器ALU181根据74LS181的功能，用VHDL硬件描述语言编辑而成，构成8位字长的ALU。

参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，S[3..0]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N为低位的进位位；
F[7..0]为输出结果，C O为运算后的输出进位位。

两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU功能如表所示。

四．仿真及软件设计
Vhd编程（非自己写，粘贴了群里文件）：
将编程存为器件以及定制74373b，如图
bdf电路图:
五．实验结果分析及回答问题（或测试环境及测试结果）实验问题：
发现是
后来将IN[7…0]改为IN[7..0]
运行成功
仿真结果：
经检验结果正确：。

综合实验报告( 2010-- 2011 年度第一学期)名称：计算机组成原理综合实验题目：运算器实验院系：计算机系班级：学号：学生姓名：指导教师：设计周数：一周成绩：日期：年月一、目的与要求（1）熟悉与深入理解4位的运算器芯片Am2901的功能和内部组成，运行中要求使用的控制信号及其各自的控制作用；（2）熟悉与深入理解用4片4位的运算器芯片构成16位的运算器部件的具体方案，各数据位信号、各控制位信号的连接关系；（3）熟悉与深入理解用2片GAL20V8芯片解决ALU最低位的进位输入信号和最高、最低位的移位输入信号、实现4位的标志位寄存器的方案，理解为什么这些功能不能在运算器芯片之内实现而要到芯片之外另外处理。

（4）明确教学计算机的运算器部件，使用总计23位的控制信号就完全确定了它的全部运算与处理功能，脱机运算器实验中可以通过24位的微型开关中的23位提供这些控制信号，教学计算机正常执行指令时，这些控制信号必须改由控制器部件来提供。

在两种方式下，每一位（组）的控制功能是完全相同的。

二、实验正文1．实验内容1.1脱机运算器和联机运算器的区别和联系脱机运算器实验方式是指使运算器部件完全脱离与计算机主机其他部件正常的连接关系，在完全孤立出来的运算器上进行的教学实验。

此时，只能通过数据开关拨入参加运算的数据，通过微型开关提供操作运算器运行所必需的控制信号，通过信号指示灯观察运算结果，操作简单，实验结果清晰易理解。

联机实验方式是指在运算器部件与计算机主机保持正常连接关系，教学计算机可以正常执行指令的情况下进行的以运算器为重点的教学实验。

此时，可以通过指令提供参加运算的数据，通过控制器提供操作运算器运行所必需的控制信号，通过信号指示灯或者通过运行监控程序观察运算结果，操作略显复杂，涉及到目前尚未讲解到的如何让控制器提供运算器实验所要求的控制信号的办法，有一定难度，当然完成实验后的收获也会更大，提前接触到控制器部件的一些内容。

加减法运算器的设计实验报告实验二加减法运算器的设计一、实验目的1、理解加减法运算器的原理图设计方法2、掌握加减法运算器的VERILOG语言描述方法3、理解超前进位算法的基本原理4、掌握基于模块的多位加减运算器的层次化设计方法5、掌握溢出检测方法和标志线的生成技术6、掌握加减运算器的宏模块设计方法二、实验任务1、用VERILOG设计完成一个4位行波进位的加减法运算器，要求有溢出和进位标志，并封装成模块。

模块的端口描述如下：module lab2_RippleCarry 宽度可定制（默认为4位）的行波进位有符号数的加减法器。

#(parameter WIDTH=4)( input signed [WIDTH-1:0] dataa,input signed [WIDTH-1:0] datab,input add_sub, // if this is 1, add; else subtractinput clk,input cclr,input carry_in, //1 表示有进位或借位output overflow,output carry_out,output reg [WIDTH-1:0] result)2、修改上述运算器的进位算法，设计超前进位无符号加法算法器并封装成模块。

模块的端口描述如下：module lab2_LookaheadCarry // 4位超前进位无符号加法器(input [3:0] a,input [3:0] b,input c0, //carry_ininput clk,input cclr,output reg carry_out,output reg [3:0]sum);3、在上述超前进位加法运算器的基础上，用基于模块的层次化设计方法，完成一个32位的加法运算器，组内超前进位，组间行波进位。

4、用宏模块的方法实现一个32位加减运算器。

三、实验内容1、用VERILOG设计完成一个4位行波进位的加减法运算器，要求有溢出和进位标志，并封装成模块。

《计算机组成原理》运算器实验报告实验目录：一、实验1 Quartus Ⅱ的使用（一）实验目的（二）实验任务（三）实验要求（四）实验步骤（五）74138、74244、74273的原理图与仿真图二、实验2 运算器组成实验（一）实验目的（二）实验任务（三）实验要求（四）实验原理图与仿真图三、实验3 半导体存储器原理实验（一）实验目的（二）实验要求（三）实验原理图与仿真图四、实验4 数据通路的组成与故障分析实验（一）实验目的（二）实验电路（三）实验原理图与仿真图五、本次实验总结及体会：一、实验1 Quartus Ⅱ的使用（一）实验目的1.掌握Quartus Ⅱ的基本使用方法。

2.了解74138（3：8）译码器、74244、74273的功能。

3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。

（二）实验任务1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。

2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。

（三）实验要求1.做好实验预习，掌握74138、74244、74273的功能特性。

2.写出实验报告，内容如下：（1）实验目的；（2）写出完整的实验步骤；（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。

（四）实验步骤1.新建项目：首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。

2.原理图设计与编译：原理图的设计与编译在Compile Mode（编译模式）下进行。

2.1．新建原理图文件打开File菜单，选择New，打开“新建”窗口。

实验二简单运算器的实现【实验时间】【实验地点】【实验目的和要求】1．掌握栈的结构特点、操作特征和表示方法；2．掌握栈的存储结构特性和基本操作的算法；3．掌握用栈实现简单四则运算的算法，从而设计和实现一个简单的运算器。

【实验类型】设计性【实验时数】4学时【实验设备】计算机【参考资料】1．数据结构题解2．C程序设计【实验内容】充分理解栈的操作受限的特点，利用先进先出的结构特性实现实际应用问题。

[具体要求](1)定义栈类型为“stack”。

(2)输入一个包含＋、－、×、\和括号简单四则运算表达式，程序可以得出正确结果；(3)仔细理解表达式的求解过程，归纳运算符优先级的表示方法并用程序实现。

【实验分析】1、定义程序所需的栈类型“stack”，例如：typedef struct{float s[10];int top;}stack; /*定义栈类型*/同学们可以起另外的类型名称。

2、写出栈的基本运算void inistack(stack *st) /*置栈空,s->top应该为－1*/float gettop (stack *st) /*取栈顶元素返回*/void push (stack *st,float x) /*元素x进栈,s->top应加1*/float pop(stack *st) /*元素出栈，并出栈的栈顶元素返回,s->top应减1*/用程序将它们实现，以备后面程序中使用。

同学们可以定义另外的形式参数名。

3、设计实现用于“出栈运算”的函数operatefloat operate (float a,char theta,float b) /*进行相应运算并得到结果*/若当前读入的算符优先级小于算符栈栈顶算符优先级时，就要进行相应的“出栈运算”。

其中要让算符栈栈顶算符出栈，再让操作数栈连续两次出栈依次得到右操作数和左操作数。

之后，就可以利用这个函数来进行相应的运算了。

一、前言随着科技的不断发展，计算机技术已经渗透到社会的各个领域。

为了更好地了解计算机硬件，提高自己的实践能力，我在近期参加了运算器实习。

通过这次实习，我对运算器的原理、结构和工作流程有了更加深入的了解，以下是我在实习过程中的主要收获。

二、实习收获1. 理论知识的巩固在实习前，我对运算器的了解仅限于书本知识。

通过实习，我对运算器的各个组成部分及其工作原理有了更加清晰的认识。

例如，我了解了运算器中的算术逻辑单元（ALU）、寄存器、控制单元等部件的功能，以及它们之间的协同工作方式。

2. 实践操作能力的提升在实习过程中，我亲自动手搭建了一个简单的运算器模型，并进行了实验验证。

通过实践操作，我掌握了以下技能：（1）电路焊接技术：学会了如何正确焊接电子元件，确保电路的稳定性和可靠性。

（2）电路调试技术：掌握了电路调试的基本方法，能够根据电路原理图进行故障排查和修复。

（3）软件编程能力：学会了使用C语言编写程序，实现运算器的控制逻辑和功能。

3. 团队协作与沟通能力的提高在实习过程中，我与同学们共同完成了运算器模型的搭建和实验。

在这个过程中，我学会了如何与他人合作，共同解决问题。

同时，我还学会了如何与指导老师进行有效沟通，及时反馈自己的学习进度和遇到的问题。

4. 对计算机硬件的热爱通过这次实习，我对计算机硬件产生了浓厚的兴趣。

我认识到，计算机硬件是计算机系统的基石，只有掌握了硬件知识，才能更好地理解计算机的工作原理。

三、实习体会1. 实践是检验真理的唯一标准在实习过程中，我深刻体会到理论知识与实践操作相结合的重要性。

只有通过实践，才能真正掌握所学知识。

2. 团队合作的力量在实习过程中，我意识到团队协作的重要性。

一个优秀的团队，能够发挥出成员的最大潜能，共同完成艰巨的任务。

3. 持续学习，不断进步在实习过程中，我认识到自己在某些方面还存在不足。

为了更好地提高自己的实践能力，我将持续学习，不断进步。

四、结语通过这次运算器实习，我收获颇丰。

实验2 运算器ALU实验运算器ALU是CPU的主要部件，数据处理的中心。

ALU可以实现算术加减运算和逻辑“与”、“或”、“非”运算，本实验设计8位ALU，为完成8为ALU，我们从1位全加器设计开始，经1位加法器，4位加法器，4位加减法器，到4位算术逻辑运算器ALU；再由4位ALU到8位ALU。

2.1 1位加法器设计1位加法器是构成多位加法器的基础，通过1位加法器可以组成4位加法器，4位减法器。

因此，本实验首先从1位全加器开始。

2.1.1 实验题目1位全加器。

2.1.2 实验内容设计1位全加器，并通过输入波形图验证。

2.1.3 实验目的与要求通过本实验使学生进一步掌握电子电路的设计方法，熟悉CAD软件QuartusII的使用，掌握使用QuartusII仿真来验证电路设计正确性的方法。

2.1.4 实验步骤设置本实验的项目所在路径，命名项目的名称为1ALU，顶层文件的名称也自动命名为1ALU。

如在文件夹C:\eda\ALU下新建工程1ALU，如图2-1 新建工程1ALU所示。

图2-1 新建工程1ALU直接点击next，直到器件选择对话框，如图2-2所示。

这里根据最终使用的FPGA器件选择一种器件，如Cyclone下的EP1C3T144C8，如果不下载到FPGA上进行实验，选择哪一种器件都无所谓。

图2-2 实现器件选择指定设计、仿真和时序验证工具，如图2-3所示，点击next，完成工程建立。

图2-3 工具选择设计1位全加器FA1位全加器是指可以实现两个1位二进制数和低位进位的加法运算逻辑电路（半加器不包括低位进位C i-1）。

它依据的逻辑表达式是：进位C i=A i B i+A i C i-1+B i C i-1，和S i=A i⊕B i⊕C i-1（本算式推导过程可以在教材中找到）。

其中A i和B i是两个1位二进制数，C i代表向高位的进位，C i-1代表低位来的进位，S i代表本位和。

依据上述逻辑表达式，设计实现1位全加的电路图。