- 1 - uart接口引脚定义
UART 接口引脚定义
UART 接口是一种标准的串行接口，用于在两个设备之间传输数据。它常用于连接电脑和外部设备，也常用于两台计算机之间的通信，或者连接网络设备和控制器之间的通信。UART 接口的最大特点就是简单易用，只需要把 TX（Transmit，发送）和 RX（Receive，接收）两个引脚连接，即可完成信号的双向传输。
UART 接口的连接有标准的四个引脚：
（1）TX：发送信号的管脚；
（2）RX：接收信号的管脚；
（3）GND：接地管脚；
（4）VCC：电源输入管脚。
如上四个引脚，就可以完成信号的双向传输， TX 信号由发送设备传送到 RX 管脚，RX 信号由发送设备传送到 TX 管脚。UART 接口中常用的协议有 RS-232、RS-485、RS-422 和 V.34 等。
除此之外，UART 接口还有一些特殊的引脚，用于扩展了 UART 接口功能。比较常见的特殊引脚有：
（1）CTS：清除发送，当有多台串口设备同时发送数据时，可以使用 CTS 引脚来控制信号传输。
（2）RTS：请求发送，在多个串口设备同时发送数据的情况下，可以用 RTS 引脚控制信号传输；
（3）DSR：数据发送准备，用于判断发送设备是否就绪； - 2 - （4）DTR：数据接收准备，用于判断接收设备是否就绪；
（5）RI：线路中断检测，用于检测传输线是否断开；
（6）CD：载波检测，用来检测有无载波信号。
以上就是 UART 接口的定义及其引脚定义，它能够满足大多数串行信号传输的需要。熟练使用 UART 接口可以更好的实现信号传输，以满足不同设备之间的通信需求。
串口通信UART模块基本介绍
串口通信（UART）是一种通过串行接口进行数据传输的通信协议和硬件实现方式。它是计算机和外设之间最常用的通信方式之一，也是嵌入式系统和单片机等小型设备中常用的通信方式。UART通过串行方式传输数据，即通过单一的数据线一次只能传输一个bit位。在串口通信中，通常需要两条线，一条用于发送数据（TX），一条用于接收数据（RX）。
UART通常通过一对相互连接的芯片实现，称为UART芯片或UART模块。它包含一个发送器和一个接收器。发送器将要发送的数据从并行格式转换为串行格式，并通过发送线路发送出去。接收器则接收到的串行数据转换为并行格式以供系统使用。UART芯片通常由硬件设计工程师在集成电路中设计和实现。
UART通信具有以下特点和优势：
1.简单易用：UART通信是一种非常简单和易用的通信协议。它的实现简单，适用于各种不同的应用场景。
2.可靠性高：UART通信使用的是硬件实现，不受软件的控制和干扰。它具有较高的可靠性和稳定性。
3. 速度灵活可调：UART通信可以根据不同的应用需求进行速度调整。通常，UART通信支持的波特率范围很大，可以从几十bps到多Mbps。
4.支持半双工和全双工通信：UART通信可以支持半双工和全双工两种通信方式。在半双工模式下，发送和接收不能同时进行；而在全双工模式下，可以同时进行发送和接收。 5.通信距离远：UART通信使用串行线路进行数据传输，因此可以通过扩展串行线路的长度来实现较远距离的通信。
6.多种应用：UART通信广泛应用于各种设备和领域，如计算机、嵌入式系统、单片机、电子设备、通信设备等。
值得注意的是，UART通信只是一个物理层的通信协议，它只负责数据的传输，而不负责数据的解码和处理。因此，在使用UART通信时，通常需要配合其他协议或编码方式，如RS-232、RS-485、Modbus等，来完成完整的通信过程。
总结来说，UART通信是一种简单、可靠、灵活的串行通信协议和硬件实现方式。它在各种设备和领域中得到广泛应用，是计算机和外设之间常用的通信方式之一
uart的工作原理
UART（通用异步收发传输）是一种常见的串行通信接口，广泛应用于各种设备之间的数据传输。其工作原理如下：
1.串行传输:
UART采用串行传输，即一位一位地传输数据。与之相对的是并行传输，即同时传输多个数据位。串行传输可以减少传输线的数量和复杂性，提高系统集成度和可靠性。
2.异步通信:
UART采用异步通信方式，即在数据传输过程中不需要外部时钟信号来同步发送和接收数据。发送端和接收端根据事先约定的数据帧格式进行数据传输，并通过特定的控制位来标识数据的开始和结束位置。
3.数据帧格式:
UART将每个数据帧分为起始位、数据位、校验位和停止位。起始位用于表示数据传输的起始位置，一般为逻辑低电平；数据位用于存储传输数据；校验位用于进行数据校验，可以检测和纠正传输错误；停止位用于表示数据传输的结束位置。
4.数据传输过程:
发送端根据事先约定好的数据帧格式，依次发送起始位、数据位、校验位和停止位。接收端根据接收到的信号，解析出数据帧，并进行校验，判断数据的可靠性。如果校验正确，接收端将从数据位中提取出数据。
5.波特率: 6.数据缓冲:
UART通过数据缓冲来存储待发送和已接收的数据。发送端通过将数据写入发送缓冲区，由硬件自动进行数据发送；接收端则通过读取接收缓冲区，获取已接收的数据。
7.错误处理:
UART在数据传输过程中，会遇到各种错误，如传输错误、校验错误等。对于传输错误，UART通常会进行重试或重传；对于校验错误，UART可以通过重新计算校验位或直接丢弃错误数据。
8.应用范围:
UART广泛应用于各种设备之间的数据传输，如计算机与外部设备的串行通信、嵌入式系统与传感器的数据采集、工控设备与PLC的通信等。
总结：
UART是一种常见的串行通信接口，通过串行传输和异步通信方式，实现设备之间的数据传输。它采用数据帧格式、波特率、数据缓冲等机制来实现数据的可靠传输。在应用方面，UART广泛应用于各种设备之间的数据传输，是一个重要的通信接口。
第２５卷第３期２００７年５月西安航空技术高等专科学校学报Ｊｏ山爪ａｌｏｆ刀’ａｎ户屺ｒｏｔｅｃｈｎｉ司ＣｂｌｌｅｇｅＶ乙１，２５忡，。３Ｍ云ｙ２００７ 基于ＣＰＬＤ尔ＰＧＡ的串行异步通信（ＵＡＲＴ）接口电路设计 储海燕（西安航空技术高等专科学校电气工程系，陕西西安７１０７）摘要：Ｕ诗ＲＴ（即Ｕ拍ｖ巴司恕扣ｃｈｉ切以．Ｒ战ｉＶｅｒＴ欢山因ｍｉｔｅｒ通用异步收发器）是广泛使用的串行数据传精协议。Ｕ人ＲＴ允许在串行桩路上进行全双工的通信。通过应用ＥＤＡ技术，基于ＣＰｌｌ）ＦＩ弋汰器件设计与实现ＵＡＲＴ的波特率产生器、ＵＡＲ飞，发送器和接收器及其整合电路，目的是熟练运用ＶＨＤＬ语言，掌握ＣＰＬＤ芯片的使用。关键词：ＶＨＤＬ；ＣＰＩ工丫日兀决；Ｕ诱ＲＴ接口电路中圈分类号二Ｔ卜ｒ７０２文献标识码：Ａ文章编号：１０８一兜３３（２００７）０３一０２５刀３１引言 目前，很多理工高校的ＥＤＡ实验室都已建立，这为我们熟悉、使用可编程逻辑器件，学有所用的开发实验室产品提供了便利条件。本设计就是从这一点出发，利用川ｔ．甩公司的可编程逻辑器件ＥＰＩＫＩ的印０８一３（ＡＣＥＸ１Ｋ系列），设计简易的串行异步ＵＡＲＴ接口电路，这里我们选用Ｖ日ＤＩＪ硬件描述语言编写源程序，通过拟ｔｅｒａ公司为其可编程逻辑器件专门开发的仿真软件ＭＡＸ＋Ｐｌｕｓｎ编译仿真，然后下载到ＥＰＩＫ１０Ｏ印０８一３芯片上，进行实现，最后做出实物。２基于ＣＰＬＤ的软件设计方案 ＣＰＬＤ（Ｑ肋ｐｌｅｘＰｒ飞”浏朋ｂｌｅＬ艰１。公州Ｃｅ）是复杂可编程逻辑器件的缩写。和基于Ｍｕｌｔｉｓｉｎ企（Ｘ）１的数字电路硬件设计仿真相比，ＣＰＬＤ的软硬件方案有着极大的优越性。ＣＰＬＤ只需一块芯片就可以实现以上设计多块芯片实现的功能。Ｖ卜ＤＬ的层次化设计功能使得用户能设计大规模的电路系统，而且可以实现联机调试。ＶＨＤＬ是（Ｖ白了Ｈｉｇｈ岛冶目Ｉｎｔ月夕妞ｔｅｏ卿ｉｔＨ公ｄｗａｒｅＤ图币ｐｔ访ｈ叫舆昭ｅ）超高速集成电路硬件语言的缩写形式。通过ＶＨＤＬ的灵活编程，可以实现所需要的逻辑功能。 这里的仿真软件选用常见的川ｔｅｒａ公司Ｍ欧Ｐｌｕｓｎｌｏ．０软件。它提供了功能强大，直观便捷和操作灵活的原理图输人，文本编辑输人，波形输人，混合翰人设计功能。采用高级的文本编辑输人方式来实现各项功能。 在单片机中几乎都有ＵＡＲＴ接口，因此这种ＵｒＡＲＴ的硬件架构设计就相当的重要，ＵＡＲＴ原名为Ｕｎｉ俄皿川ｙＡｓ”－ｃｈｉ划阴ＲｅＣｄｖｅｒ／Ｔ一ｉｔｅｒ（通用型异步接收及发送接口）。申行数据通信是指以位为单位的数据传输方式。在这种数据传输方式中，数据传输在一个传输的方向上只用一根通信线，这根线既作为数据线又作为通信联络控制线。数据和联络信号在这根线上按位进行传输。由予申行通信方式要求的传输信号线少，数据传输的速度慢，因此常用于低速、远距离的通信场合，如计算机与计算机、计算机与有串行接口的外部设备的数据交换等。２．１波特率产生器《价ｕ动ｒａｔｅ（知１。旧权汀） 产生波特率的主信号频率是越高越好，这样才可产生较高且精确的波特率。若是以４０ＭＦ肠主频率要产生９６０（）波特率则必须将此ＳＹ吸工Ｋ＝４０Ｍ卜肠除以４１６６．６６６６不是整数，取一个最接近的数是４１“则波特率为９６（）１．５３，其误差小于００．１％。假如除数为４１６０则波特率为４０以Ｘ）（Ｘ犯／４１６０＝％巧．３８其误差率为０，１６％。电路的时序模拟如图１所示。２．ＺＵ诱ＲＴ的发送ＩＸ控制电路 以波特率频率产生器的Ｅ粗山１ｅ’ＴＸ将数据ｒ坛怕０以收稿日期二２（Ｘ）６一１２一２８作者简介：储海燕（１９８１一），女，陕西省西安市人，毕业于空军工程大学电讯工程学院通信工程专业，现任职于西安航专电气 系，助教，主要从事电子及通信专业课程的教学工作。２６西安航空技术高等专科学校学报第２５卷是否为１的停止位，若不是则代表接收到的数据结构不对而令结构错误标志ｆｒａｍ正ｒｒ＝１０ 在第９位接收完成后，准备要将移位寄存器ＳｈｔＲ铭转送入Ｌｂｕｔ数据输出寄存器时，必须先检查是否巳进行过ｒ的ｕｔ的数据读取。令数据备妥标志加ｐＤＲｄｙ二０。若七ｎｐ－ＤＲｄｙ＝１则代表前一笔ｒｂＬｌｔ数据尚未被读取，这时候要令输出错误标志。ｔＥｒｒ二１。否则正常时会将ＳｈｔＲ铭读取送人Ｄ川ｔ锁存寄存，并令ＢｉｔＣｎｔ＝０以及Ｓｔａｒｔ＝０可重新接收一笔新数据。图３为其时序模拟测试图。 图ＩＵＡＲＴ的波特率除频ＣＬＫＵＮＩＴ模拟时序】诩ｄ控制信号将其送人发送缓冲寄存器丁七ｕｆｆ，并令寄存器内容已载有数据而非空的标志加ｐＴＢｕｆＥ二０。当同步波特率信号Ｅｎａｂｌｅ来临时监视是否处于饥咖阳ｕｆＥ＝０（内有数据）以及加闪卫催刃二０（内有送人数据），但因Ｔｂｕｆ以送人传输寄存器Ｔ欢名内，为空故令加ｐＴＢｕｆＥ二１，此加ｐ邓ｕｆＥ代表缓冲寄存器Ｔ七ｕｆｆ是否有被送人数据或已转送人传输寄存器，升电是否为空，可再予以送人新的要发送的数据。 假如加ｐＴＲ馆Ｅ＝０（内有送人数据）则便要开始进行数据串行传输，传出数据为８位，连同启动信号“０”共需９位的发送计数，以ＢｉｔＣｎｔ作计数。当ＢｉｔＣ冶ｔ＝０计数器便开始递・加计数字节，同时令Ｓｔａｒｔ起始信号为０，送人Ｔ又Ｄ输出端输出。而在计数器为１一８时都将ＴＲ昭的最低位Ｔｒ铭（０）输出到Ｔ元Ｄ端，并令Ｔ雌【〕作算术右移运算。依次将皿铭【」的Ｄ７一功通过功移到Ｔ又Ｄ端输出，直到第９位是停止移位，并将停止位Ｔ火Ｄ＝０发送而结束一个８位数据的发送。对应的模拟时序则如图２所示。２．３ＵＡＲＴ的接收ＲＸ控制电路 当接收端接到ＲＸＤ＝０的启动信号后，便开始接收数据。接收数据的采样率是波特率的１６倍，但不可以在ＲＸＤ端立即判别接收数据，因为数据是隔着波特率时脉来传输数据的。最可开的方式是在数据来临的中间位置才确定读取数据，而到中间位置如何制定与分析呢？将这个采样（１６ｘ压记拍ｔｅ）数据分成１６个时段，在中间的第８采样时段即采样计数器３叨ｐ１Ｋ如ｔ二８时才将数据读取移人加ｐ凡刃临时接收位寄存器内。当３ｍｐｌ丈ｎｔ采样计数器计数到巧时，将处理此接收到的数据位。这时以位计数器ＢｉｔＣｎｔ来判别，若是启动位ＢｉｔＣｈｔ二０则将检测是否接收到加ｐ凡旧＝０的启动位，若是则开始作位计数加１。假如加ｐＲ又Ｄ＝１则代表仍未启动接收。故令启动标志Ｓｔ刊ｒｔ＝０，并一直等待启动信号的来临。当位计数到１一８时应将加ｐ凡。数据右移人数据移位寄存器ＳｈｔＲ喀内。当位计数到９时，也要检测加ｐＲ大ＤＴＸＵＮＩＴ的执行模拟时序（１）幽卜Ｒ‘０自卜Ｒ二的曰卜Ｒ口目卜〔ｎ台七臼创卜Ｃｌｋ司自ＯＥ盯月汾ＦＥ时．．户ＯＲ打布砂０的创的润卜Ｂ口Ｃ川口护５断侧．Ｃ用口尹５栩Ｒ阳口沙ＤＯ以 ７２ Ｏ妇函蔗二７２ ７２ 图３ＲＸ１Ｊ’ＮＩＴ的模拟时序图２．４Ｕ人ＲＴ的整合电路 以上已经完成Ｕ’ＡＲＴ的３个主要电路结构及其功能描述。将３个电路连接起来，并组构成如同一个ＭＣＵ的外加控制芯片或是单片机内建的外围接口电路都可以，连接成简单的ＵＡＲＴ电路结构说明如下。 波特率产生器ＣＬＫＵＮＩＴ的电路结构外观如图４所示，而ＴＸＩ刃又ＩＴ发送电路结构外观如图５所示，接收电路ＲＸＵ．ＮＩＴ电路结构外观如图６所示。要搭配外部电路的读取接收数据压协ＯＵＴ【７二０］或是读取状态标志等，以ＲＤ＿Ｎ信号搭配八ｄｄｒ〔１二０］的地址和芯片使能ＣＳ＿Ｎ控制来读取。第３期储海燕：基于ＣＰＬＤ八丁七六的串行异步通信（Ｕ人ＲＴ）接口电路设计２７输人得接收数据线为Ｒ火Ｄ，对应要发送的数据以Ｌ恤切Ｉｎ［７二０］同样搭配户ｄ击【１二０］的地址线和芯片使能ＣＳ＿Ｎ控制及写人控制的ｗＲ＿Ｎ来予以写人。由Ｔ月Ｄ端串行非同步愉出数据，系统时脉为街蛇Ｉｋ＝４０左０入且七，并有重设Ｒ尺亚Ｔ输人控制。数据接收到时有ＩｎｔＲ沈＿Ｎ中断信号输出告知，而数据送人后已开始被发送则发出ＩｎｔＴｘ＿Ｎ的信号，告知可再送人新数据以便备妥发送。整个芯片的外观引脚如图７所示。Ｍ［ＪＡＲＴＳＹＳＣＬＫＲＥＳＥＴＣＳ一ＮＲ刀一ＮＷＲ一ＮＲＸＤ台毁米１之。 ＴＸＤ ＩＮＴＲＸ一Ｎ 】ＮＴＴＸ・ＮＤＡＴＡＯＵＴＩ７二０］圈７芯片外观引脚 ＣＬＫｔｊ刊Ｔｌ匡亚团图４ＣＬＫＵ刊丁Ｔ电路结构外观参考文献－．．Ｊ，．．Ｊ，二２ｒ．‘护卫Ｌ，．Ｊ工月．卫Ｊｆ．．Ｊｌ．．Ｊｌ．Ｊ内Ｊ４气】护０７．．．‘ｒ．．‘ｒ，．Ｊｒｅｅ‘ｒ．ＬＣＬＫＲＥＳＥＴＥＮＡＢＬ卫ＬＯＡＤＤＡＩＡ０ｔ７“０］ＴＸＯＴＲＥＧＥＴＢＵＦＥ图ＳＴＵＸＮｒｒ电路结构外观 ＴＸＵＮＩＴＣＬＫＲＥＳＥＴＥＮＡＳＬＥＲＸＤＲＤ ＦＢＲ又 ＯＥＲＲ ＯＲＯＹＤ川队０［７二０］圈６ＲＸＵＮＩＴ电路结构外观徐志军．大规模可编程逻辑器件及其应用［Ｍ］．武汉：电子科技大学出版社，２０（犯．ｎ：２一２３．宋万杰，罗丰，吴顺君．ＣＰＬＤ技术及其应用［Ｍ］．西安电子科技大学出版社，２００１．６：１５一２７．张原．可编程逻辑器件设计及应用【Ｍ』．北京：机械工业出版社，２（Ｘ）３．２：３５钾４０．王振红．ＶＨＤＬ数字电路设计与应用实践教程〔Ｍ〕．北京：机械工业出版社，２０（］３．６：３９４５．播松，黄继业．ＥＤＡ技术实用教程〔Ｍ〕．北京：科学出版社，２（Ｘ）３．７：ｎ一１５．周立功，夏宇闻．单片机与ＣＰ切综合应用技术【Ｍ］．北京航空航天大学出版社，２００３．９：２０一２３．林容益．ＣＰＵ洲叹ｒ及外围电路应用设计－基于ＦＰ．ＧＡ浅夕ＬＤ［Ｍ］．北京航空航天大学出版社，２００４．７：６５－７２． 〔贵任编辑、校对：高启明〕ＳｅｒｉａｌＵＡＲＴＩｎｔ份几ＣｅＣｉｒＣＵｉｔＤ韶ｌｇｌｌｉｎｇＢａｓｅｄｏｎＣＰＬＤ／ＦＰＧＡ口孔Ｊ石ｒａｉ－创ａｎ（块卿吐ｍ即ｔｏｆＥｌｅＣ苗。Ｅ硒￣ｎｇ，Ｘｉ’曲Ａ的ｔｅｃｈ苗司０川ｑ终，７１０７，ｘｉ’ａｎ，３翅几石，Ｃｌｌｉｎａ）Ａｂｓｔｒａｃｔ：ＵＡＲＴ（ＵｒｉｉｖｅｒｓａｌＡｓ”ｃｈｒｏｎｕｓＲｅｃｅｉｖｅｒＴｒａｎｓｒｉｔｔｅｒ）ｉｓａｎｅｘｔｅｎｓｉｖｅｌｙｕｔｉｌ喇哭ｒｉａｌｄａｔａｔｒａｎｓＩＹｕｔ－ｔｉｎｇａｇｒｅｍｅｎｔｗｈｉｃｈａｌＩｏｗｓｃｏＩｎｍｕｎｉｃａｔｉｏｎｏｎｔｈｅｓｅｒｉａｌｌｉｎｋｄｒｃＩＪｉｔ．ＷｉｔｈｔｈｅａｐｐｌｉｃａｔｉｏｎｏｆＥＤＡｔｅｃｈｉｌｏ“粼，ａｐｐａｒａｔｕｓｄｅｓｉｇｎｉｎｇａｎｄｒ已刃ｉｚａｔｉｏｎｈａ淡沮ｏｎｔｈｅＣＰＬＤ汗ＴＧＡｔｏｒｅａｌｉｚｅＵＡＲＴｂａｕｄｒａｔｅＣ氏泊ｔｃｆｒ，ｔｒａｎｓ而ｔｔｅｒ，ｒｅｃｉｖｅｒａｎｄｉｎｔ哪犷ａｔ曰ｃｉｒｃｕｉｔ，ａｉ而ｎｇｔｏｕｔｉｌｚｅＶＨＤＬＩ出堪ｕａｇｅａｎｄａＰ汕ｃａｔｉｏｎｏｆＣＰＬＤｃｈｉＰ．Ｋ即Ｗｏｒｄｓ：ＶＨＤＬ；ＣＰＩ」〕／ＦＰＧＡ；ＵＡＲＴＩｎｔ耐ａｃｅＣｉｒｃｕｉｔ
