数字电路EDA课程设计实验报告
专业：电气工程及其自动化
班级：
姓名：
学号：
指导老师：
制作日期：
课程设计课题：多功能数字电子钟
任务书：
设计要求为：
（1）时计数器为8421BCD码24进制；分和秒计数器为
8421BCD码60进制计数器；
（2）基本功能为：①正常走时；②能“校时”和“校分”；
③整点报时；④时段控制；
（3）扩展功能例如①定点闹时；②星期计数显示。
1、逻辑抽象：输入变量：时钟CPS，校分变量为SWH、SWM ；
输出变量：小时计时H[7..4]、H[3..0]为8421BCD码
输出，其时钟为CPH；分计时M[7..4]、
M[3..0]为8421BCD码输出，其时钟为
CPM;秒计时S[7..4]、S[3..0]为8421BCD
码输出，其时钟为CPS；报时FU和时
段控制变量Z等。
系统定义：系统示意框图图中输入变量为秒时钟CPS，
校时、校分变量为SWH、SWM ；输出变
量为小时H、分M及秒S，以及报时FU和
时段控制变量Z。
系统示意框图如下图（1）所示：
图（1）系统示意框图
2、顶层*.gdf原理图形文件如下图（2）所示。
图（2）顶层原理文件示意图
3、各底层功能模块：
（1）小时计时模块：
工作原理图（3）如下：
图（3）小时计时模块原理图
模块功能仿真如下图（4）：
图（4）小时计时模块功能仿真
分析总结：由仿真图可以看出，当小时的高四位为0、1时，小时
的低四位为九时，在下一个时钟的上跳延来了之后，高
四位加一；当小时的高四位为2，同时低四位为3时，
小时的高低四位都清零。实现了从00到23的循环计数，
验证了该了该模块的逻辑功能的正确。
（2）分钟计时模块：
工作原理图如下图（5）：
图（5）分钟计时模块原理图
模块功能仿真如下图（6）：
图（6）分钟计时模块功能仿真图
分析总结：由仿真图可以看出，当分钟的高四位为0、1、2、3、4时，小时的低四位为九时，在下一个时钟的上跳延来了
之后，高四位加一；当分钟的高四位为5，同时低四位
为9时，分钟的高低四位都清零。实现了从00到59的
循环计数，验证了该模块的逻辑功能正确。
（3）秒计时模块：
工作原理图如下图（7）：
模块功能仿真如下（8）：
图（8）秒计时模块功能仿真图
分析总结：由仿真图可以看出，当分钟的高四位为0、1、2、3、4
时，小时的低四位为九时，在下一个时钟的上跳延来了
之后，高四位加一；当分钟的高四位为5，同时低四位
为9时，分钟的高低四位都清零。实现了从00到59的
循环计数，验证了该模块的逻辑功能正确。
（4）校时模块：
工作原理图如下图（9）：
图（9）校时模块原理图
用virlog HDL描述：
模块功能仿真如下图（10）：
图（10）校时模块功能仿真图
分析总结：由仿真图可以看出，当SWM为0时，用秒时钟CPS对分钟进行校对；当SWH为0时用秒时钟CPS对小时进
行校对。当SWM、SWH都不为0时，分钟、小时正常
计数。验证了该模块的逻辑功能正确。
（5）整点报时模块：
工作原理图如下图（11）：
图（11）整点报时模块原理图
用virlog HDL描述：
模块功能仿真如下图（12）：
图（12）整点报时模块功能仿真图
分析总结：由仿真波形图可以看出，当为59分51秒53秒55秒57秒时，以低音报时，当为59分59秒时以高音报时。
验证了该模块的逻辑功能的正确。
（6）时段控制模块：
工作原理图如下图（13）：
图（13）时段控制模块原理图用virlog HDL描述：
模块功能仿真如下图（14）：
图（14）时段控制模块功能仿真图
分析总结：由仿真波形图可以看出从6点到18点，灯灭，从19点到凌晨5点（包含5点），灯点亮，验证了该模块逻辑功
能正确。
4、选用芯片型号
定义芯片管脚号
引脚分配表（如下表1）：
表1 引脚分配表
5、下载过程：
下载实验板如下图（15）所示：
图（15）下载实验板
（1）选择MAX+plus II/Progoammer；弹出编程对话框，如下图
（16）：
图（16）
（2）检查编程文件名和器件是否正确；
若正确，接上硬件后，点击Configure按钮，直接对器件编
程；
若错误，选File/Select Programming File…，重新选编程文件。
完成后即可在开发板上看到所设计电路的演示的结果。6、多功能电子钟成品及其仿真波形
多功能电子钟电路图如下图（17）：
图（17）多功能电子钟成品电路图
仿真波形如下图（18）：
图（18）多功能电子钟成品仿真图
7、《课程设计》设计中遇到的问题及解决方法：
在设计整点报时模块的过程中，所画电路图中角标没有正确标对位置，导致实验出现众多错误，后经仔细发现问题后及时改正得以继续正确进行。在整点报时模块仿真波形中，Fu没有进行预期的跳变，后经与同学讨论发现时间设置不够准确，导致Fu没有得到预期的结果。在进行Verilog HDL语言编写时，所保存的文件夹包含了中文名，导致出现了错误，后经改正已解决。
8、最终结论：由多功能数字电子钟的仿真波形不难分析出：所设计
的多功能数字电子钟有如下特点：①电子钟走时正常；
②通过对SWM和SWH的操作，能“校时”“校分”；
③能整点高音低音报时；④时段控制灯能亮灭。所以
所设计的多功能数字电子钟简单、实用，完全符合设
计的基本要求。
9、结束语：
