一种高可靠性单片机冗余系统设计

单片机系统可靠性设计技术摘要：要使单片机系统能够可靠的运行，单片机系统的可靠性设计就必不可少了。

本文提出单片机系统运行可靠性设计的思想，并分别从软件和硬件两个方面，深入研究了单片机系统可靠性设计的实现方法。

关键词：单片机系统；可靠性设计；硬件设计；软件设计中图分类号：TP202.1 文献标识码：A文章编号：1007-9599 (2011) 10-0000-01MCU System Reliability Design TechniquesTang Xu(School of Electrical Engineering,Northwest University for Nationalities,Lanzhou730030,China)Abstract:For reliable operation of t the MCU system,the reliability design of the MCU system is essential.It proposed the MCU system’s reliability design ideas,and from hardware and software’s design,study the solutions of the MCU system’s reliability design.Keywords:MCU system;Reliability design;Hardware and software design;Software design经过多年的探索，科研人员在单片机系统可靠性设计方面的研究已经成果丰富，有一些可靠的可靠性设计技术已经广泛应用到了单片机系统中了。

然而，目前的单片机系统的可靠性设计方法还满足不了用户日益增长的需要，在一些新的应用领域显得特别明显，单片机系统的可靠性还需要进一步提高。

本文针对单片机系统在石油测井行业中工作的恶劣的环境，更进一步的对单片机系统的运行可靠性设计展开深入论述和讨论。

嵌入式系统处理器、存储器存在受电磁干扰影响正常启动，系统可用性低问题。

本文从软件方面着手设计一套冗余方案，在不添加硬件成本的提前下提高系统可用性。

方案涉及看门狗保护启动阶段技术、U-Boot防串口干扰技术、U-Boot校验内核完整性和匹配技术、冗余双内核倒换技术、文件系统分区管理技术。

最后从多方面测试本方案的有效性，具有不错的应用前景。

1.引言嵌入式产品由于处理器、存储抗干扰能力不强，在高、低温下工作不稳定也可导致处理器跑飞。

业界嵌入式系统抗干扰和可靠性设计包括看门狗、指令冗余、数据校验、数模信号过滤（赵坤鹏，不依赖人重启。

看门狗定时器（Watchdog Timer ）是一个电子定时器，用于监测计算机故障并从中恢复，在正常运行期间，计算机重置看门狗定时器以防止它超时，俗称“喂狗”，如果由于硬件故障、程序错误，计算机无法重置看门狗，定时器产生超时信号，信号通常使计算机重启（罗丹，王会燃，基于9263的嵌入式测控系统看门狗技术研究：软件导刊，2015；王彬，李文新，李得天，刘礼，通过看门狗软件设计提高抗干扰能力的方法：计算机技术与发展，2012）。

本设计中也采用看门狗监测系统故障：U-Boot 启动后立即打开看门狗，设置2s 看门狗超时，要求U-Boot 在这2s 内完成将内核从存储设备载入内存；若处于U-Boot 命令模式则设置60s 看门狗超时，一种嵌入式系统高可用冗余方案桂林聚联科技有限公司 蔡爱华 吴梦龙 阳 韬图1 存储器分区吴龙胜，马徐瀚，等.一种基于矩阵的并行CRC 校验算法：电子设计工程，2017；伍伟杰，嵌入式系统软件可靠性和抗干扰技术：电子产品可靠性与环境试验，2006）。

本文提供一种系统组织方案保障系统可靠性、可恢复性，可绕过有缺陷的内核，应用程序丢失可升级。

本系统由看门狗和5个存储分区组成，5分区分别存储U-Boot 、第一内核、第二内核、只读文件系统第一分区、可读写文件系统第二分区，如图1所示。

提高单片机系统可靠性的研究随着现代科技的迅速发展，越来越多的电子设备被广泛应用。

其中，单片机作为嵌入式系统的核心控制部分，扮演着非常重要的角色。

然而，在实际使用过程中，单片机系统不可避免的会遇到一些故障和问题，影响设备的正常运行。

因此，提高单片机系统可靠性是必不可少的课题。

一、设计方案的合理性为了提高单片机系统的可靠性，首先应该从设计方案入手。

设计方案的合理性会直接影响系统运行的稳定性，因此在设计过程中应该根据使用环境和特殊要求，充分考虑硬件、软件以及供电等方面的问题，尽可能减小故障出现的概率。

二、优化系统架构单片机系统中各组件的运行是互相关联的，因此系统架构对系统的可靠性也有很大的影响。

优化系统架构可以使其更加简洁、稳定，从而减少故障的出现。

典型的优化措施包括：分离原件，隔离干扰，提高噪声抗干扰能力等。

三、加强供电保护供电是单片机系统正常运行所必需的，而供电故障是导致系统故障的主要原因之一。

为了加强单片机系统的供电保护，可以从供电线路的设计和校验等方面入手，采用多种保护设计，如过电流保护、电流限制等，从而保证系统运行的可靠性和稳定性。

四、充分测试和检测在单片机系统设计完成之后，为了确保其可靠性和稳定性，充分测试和检测是必不可少的环节。

测试和检测的目的在于验证系统的稳定性、可靠性和兼容性等方面，发现并修复潜在的问题。

因此，在测试和检测过程中，应该针对不同的因素进行细致的检测和测试，保证系统的可靠性、稳定性和兼容性。

综上所述，提高单片机系统的可靠性是非常重要的课题。

通过合理的设计方案、优化系统架构、加强供电保护和充分测试和检测等措施，可以有效地提升单片机系统的可靠性和稳定性，为实际应用提供更加稳定可靠的保障。

高可靠性计算系统的设计与实现随着计算机在各行各业中的广泛应用，对计算系统可靠性的要求越来越高。

无论是金融交易系统、航空航天系统还是核能设施控制系统，高可靠性都是设计和实现过程中必须考虑的重要因素之一。

本文将从设计方面和实现方面分别介绍高可靠性计算系统的相关内容。

一、设计方面1. 高可靠性设计原则在设计高可靠性计算系统时，需要遵循一些基本原则。

首先，系统设计应具备可靠性分析，即对系统进行全面的可靠性评估，准确地估算各个组件的可靠性指标。

其次，设计应考虑到容错和冗余。

通过采用冗余组件，如冗余硬件、冗余电源等，可以提高系统的可靠性。

此外，合理的容错措施，如数据备份和恢复机制，也是实现高可靠性的关键。

最后，设计中需要充分考虑系统的可维护性。

设计良好的系统应具备易于维护，快速修复故障的特点。

2. 容错和冗余技术容错和冗余技术是实现高可靠性计算系统的重要手段之一。

容错技术主要包括硬件容错和软件容错。

硬件容错通过采用冗余组件和监测机制，利用硬件资源互相备份和监控，使系统在发生故障时能够自动转换到备用组件。

软件容错主要通过采用软件冗余和错误检测修复技术，提高系统的可靠性和稳定性。

冗余技术是指通过增加冗余组件来提高系统的可靠性。

主要有硬件冗余和数据冗余两种形式。

硬件冗余包括冗余硬件、冗余电源等，通过备份硬件资源，确保系统在硬件故障时能够继续工作。

数据冗余主要包括数据备份和数据镜像等技术，通过存储数据的多个副本，保证数据在发生故障时不会丢失。

3. 容错和冗余的选择在设计过程中，需要根据系统的性质和需求选择适合的容错和冗余技术。

首先，需要评估系统的关键部分，确定容错和冗余的重点。

其次，需要考虑系统的可用性和性能之间的平衡。

对于性能要求较高的系统，可能需要采用更多的冗余组件来满足可靠性需求。

最后，还需要考虑成本因素，毕竟增加冗余组件和容错技术会带来额外的成本。

二、实现方面1. 软件实现实现高可靠性计算系统的软件层面主要包括系统架构的设计和研发过程中的质量保证。

《工业控制计算机》2012年第25卷第6期在工业控制、航空航天、武器系统等领域中，为了提高系统的可靠性，双机冗余容错技术得到了普遍的应用和发展。

本文根据冗余系统设计的原则，以实现冗余的关键技术（主备切换、心跳检测、数据同步、故障检测等）为出发点，提出了一种基于Cortex－M3的冗余系统设计方案，分别从硬件和软件两个方面进行了设计。

1Cortex－M3介绍STM32F103微控制器采用ARM 公司最新的Cortex－M3处理器。

该处理器是一个低功耗的处理器，具有门数少，中断延迟小，调试容易等特点。

它是为功耗和价格敏感的应用领域专门设计的、具有较高性能的处理器。

它采用了ARMv7－M 体系结构，是一个可综合的、高度可配置的处理器。

它包含了一个高效的哈佛结构三级流水线，可提供1．25DMIPS ／MHz 的性能。

为降低成本，Cortex－M3处理器采用了与系统部件紧耦合的实现方法，来缩小芯片的面积，其内核面积比现有的三级流水线内核缩小了30％。

Cortex－M3处理器实现了Thumb－2指令集架构，具有很高的代码密度，可降低存储器要求，并能达到非常接近32位ARM 指令集的性能。

2系统的硬件设计传统的1：1冗余设计中都有一个额外的仲裁电路，这不仅会给系统带来一些不稳定的因素，而且会大大增加系统的成本，当仲裁电路出现故障的时候整个系统可能就会陷入瘫痪。

本系统不含仲裁电路，总体设计方案如图1所示。

主控制器和备用控制器是两个硬件设计完全相同的模块，使用STM32F103微控制器。

使用两个串口分别用于传输心跳信息和数据同步。

串口USART1周期性的传输主／备控制器的心跳信号用于故障检测（USART1＿RX 用于发送，USART1＿TX 用于接收）。

使用串口USART2和Modbus 协议实现双机之间的信息传输与同步。

Modbus 协议是应用于电子控制器上的一种通用语言，属于应用层传输报文协议，通过此协议，控制器之间、控制器经由网络、串口或其它连接设备之间可以通信。

一种高可靠性、高密度的冗余电源设计及实现张泽宇;孟得东;马继坤;葛启帧【摘要】介绍了一种高可靠性、高密度的冗余电源系统的设计.采用VICOR公司的高密度、高可靠性砖型电源模块完成冗余电源系统的设计,可将船舶上AC220 V、DC220 V、DC24 V等不同类型输入电源转换成设备所需的24 V电源,同时可监测电源的实时状态,具有高密度、高可靠性、智能化的特点.【期刊名称】《船电技术》【年(卷),期】2015(035)008【总页数】4页(P22-25)【关键词】冗余电源;VICOR;STM32【作者】张泽宇;孟得东;马继坤;葛启帧【作者单位】武汉船用电力推进装置研究所,武汉430064;武汉船用电力推进装置研究所,武汉430064;中国水产科学研究院黄海水产研究所,山东青岛266071;武汉船用电力推进装置研究所,武汉430064【正文语种】中文【中图分类】TP274随着船舶电气化的发展，对电源系统的要求越来越高，本文设计了一种高可靠性冗余电源，该电源系统主要完成对输入电源的电源滤波、电气隔离及电压转换，为负载设备提供工作所需的电源。

该系统具有AC220 V、DC220 V及DC24 V电源输入接口，当输入电源失电时，能够自动启动备用电池供电至少2 h。

电源管理及转换模块系统可实现电源输入不断电切换，保证设备供电的连续性，可监测电源装置输入输出端故障，并附带两路CAN通讯接口，可与其他监控设备通讯。

该电源装置具有智能化、安全可靠的优点。

电源系统由蓄电池、电源模块、控制模块构成。

系统框图如图1所示。

电源系统通过电源模块完成主用电（AC220 V，DC175～320 V）和备用电（DC24 V）的电源转换，电源系统可实现电源输入不断电切换，保证设备供电的连续性。

为保证控制模块的不断电工作，控制模块从电源模块输出端取电。

控制模块可对设备状态进行实时监控，监控电源系统中的故障信息，并将相关信息通过CAN总线传输给船舶的监控系统，同时船舶的监控系统也可以通过CAN总线向控制模块发送关机指令，切断系统的工作。

单片机多级通信系统的可靠性和容错性研究在单片机多级通信系统中，可靠性和容错性是设计和开发过程中必须考虑的重要因素。

本文将对单片机多级通信系统的可靠性和容错性进行研究，探讨如何提高系统的稳定性、可靠性和容错性。

一、可靠性的研究1. 合理的硬件设计：在设计单片机多级通信系统时，应采用高质量的电子元件和先进的硬件设计技术。

合理规划电路板布局，避免电磁干扰和同轴交叉。

2. 多级通信协议的选择：选择适合系统的多级通信协议是确保通信的可靠性的关键。

常用的通信协议如SPI、I2C、UART等，根据系统的需求选择合适的协议。

3. 错误检测和纠正：引入差错校验码来检测和纠正通信中的错误，如CRC等常用的校验方法。

在数据传输过程中，对发送的数据进行校验，确保数据的准确性。

4. 数据重传机制：在通信过程中，当出现数据传输错误时，应设置数据重传机制，及时重新发送丢失或错误的数据包，确保数据的完整性。

5. 时钟同步：在多级通信系统中，各个节点的时钟同步非常重要，可以采用时间戳、握手协议等方式实现时钟同步，保证数据的同步性和正确性。

二、容错性的研究1. 异常处理：在程序设计阶段，应考虑各种可能的异常情况，设计相应的异常处理机制。

当系统出现异常时，能够及时响应并采取相应措施，保证系统的正常运行。

2. 数据备份和冗余：使用数据备份和冗余技术，将关键数据存储在多个地方，当一个地方的数据出现问题时，可以及时从备份中恢复数据，确保系统的连续性。

3. 系统自检和自修复：在系统启动时，进行自检机制，检测硬件和软件的状态。

当检测到问题时，系统能够自动修复或提醒用户进行相应操作，减少故障发生的概率。

4. 容错算法的设计：通过设计容错算法，即使在部分节点失效的情况下，系统仍能正常运行。

例如，冗余节点、故障切换等方式来提高系统的容错性。

5. 灾难恢复机制：在遇到灾难性故障时，系统能够及时恢复并继续运行。

采用备份、镜像、异地存储等方式来保证系统的连续性和安全性。

一种基于Flash型FPGA的高可靠系统设计摘要:本文以星载测控系统为背景，提出了一种基于Actel Flash FPGA 的高可靠设计方案。

采用不易发生单粒子翻转的flash FPGA 芯片，结合FPGA 内部的改进型三模冗余、分区设计和降级重构，实现了高实时、高可靠的系统。

2 引言在复杂的空间环境中存在各种高能粒子和宇宙射线，星载系统的电子器件容易发生单粒子翻转等错误，造成整个系统的崩溃。

对于星载系统而言，可靠性是非常重要的一项性能指标。

在系统研制时，必须保证系统在局部出现故障时屏蔽和容忍错误，把错误造成的损失降到昀低。

比较常用的可靠性措施包括选用抗扰等级高的元器件和适当的屏蔽设计等，但是这些措施都无法绝对预防永久性故障的发生，为了满足卫星可靠性的要求必须进行冗余设计。

本文中的设计就采用Flash 型FPGA 取代了SRAM 型FPGA，前者在结构上的特点决定了它不容易发生单粒子翻转等错误，从而在固件上提高了可靠性。

同时采用了改进型的TMR 冗余设计，在保障可靠性的同时也兼顾了实时性。

3 基本思想和系统实现3.1 Flash 型FPGA 概述目前广泛用于电子产品的FPGA（Field－Programmable Gate Array,现场可编程门阵列）主要有反熔丝型、SRAM 型和Flash 型三种。

反熔丝型FPGA 利用熔丝点的通断来存储编程信息，只能烧写一次，可靠性很高，但是同时开发成本也很高，一般只在成熟正品中使用。

SRAM 型FPGA 使用非常广泛，它的可编程单元是六管结构，编程信息是保存在附加的PROM 里的，每次上电时从PROM 中加载到FPGA 中，断电后编程内容消失。

在航天应用中，SRAM 型FPGA 昀大的缺点是容易发生单粒子。