数字逻辑第四章答案

第四章 组合逻辑电路部分习题解答4-1.写出图P4—1所示电路的逻辑函数表达式.图略。

解：12Y ABC AB C ABC A BC Y AB AC BC=+⋅++⋅=++该电路是一个全加器电路，A 、B 、C 分别为加数、被加数和低位的进位，Y 1是和，Y 2是进位输出.4—2．题及图略。

解：设S 0、S 1控制的与或非门输出为x;S 2、S 3控制的与或非门输出为z.则根据电路图可得如下表达式：3210Z ABS ABS X S B S B A Y X Z=+=++=⊕ 据此可得下表：S 3~S 0控制，使Y 与A 、B 之间产生出不同的对应函数关系.4—3. 题及图略。

解：① COMP=0，Z=1时，输出端的 与非门被封锁，致使输出 Y 1=Y 2=Y 3=Y 4= 0 ，与输入信 号无关.② COMP=1,Z=0时，输出端的与非门全部打开. 传输门3、5、7导通；4、6、8截止。

且A 3=0时，传输门1通2止 ，224 Q A P A A ==+ A 3=1时，传输门2通1止,2 0Q A P ==。

由此可得输出端的表达式：11223234234Y =AY =A A Y=A A Y A A =⊕++由表达式填写真值表（真值表略）后，可看出前十组码 输入A 4A 3A 2A 1从0000 →0001→………→1001时， 输出 Y 4Y 3Y 2Y 1对应从1001 →1000→……→0000。

输出为输入的补码,所以该电路可以看作是十进制 数9的求补电路。

后六组为伪码。

4-4. 在有原变量输入,又有反变量输入的条件下，用与非门设计实现下列逻辑函数的电路。

<1〉 F ﹝A,B ，C ，D ﹞=Σm （0，2，6，7,10,12，13，14，15) 用卡诺图化简后得:F AB CD BC A B D AB CD BC A B D=+++⋅⋅=⋅⋅⋅⋅⋅据此画图如下。

〈2〉 F ﹝A,B,C,D ﹞=Σm （0,1,3,4，6，7,10，12，13，14,15） 用卡诺图化简后得：F A B C ACD ACD AB BDA B C ACD ACD AB BD=⋅⋅++++=⋅⋅⋅⋅⋅⋅据此画图即可.<3〉 F ﹝A ，B ，C ，D ﹞=Σm （0,2,3,4,5,6,7,12, 14,15） 用卡诺图化简后得：A B C D B AF A D BD AB BC AC A D BD AB BC AC=⋅++++=⋅⋅⋅⋅⋅据此画图即可.<4〉 F ﹝A,B ，C,D ﹞= Σm （0,1，4,7,9，10，13）+Σd （2，5，8,12，14，15)用卡诺图化简： F C BD B D C BD B D=⋅++⋅=⋅⋅⋅据此画图即可.〈5〉 F ﹝A,B,C ，D ﹞= Σm （0,1，3，4，12,14）+Σd （5，6,7,9,111）用卡诺图化简:F A C AD BDA C AD BD=⋅⋅++=⋅⋅⋅据此画图即可。

数字逻辑知到章节测试答案智慧树2023年最新江西理工大学第一章测试1.四位二进制数的最大数是（）。

参考答案:11112.将数1101.11B转换为十六进制数为（）。

参考答案:D.CH3.十数制数2006.375转换为二进制数是（）。

参考答案:11111010110.0114.将十进制数130转换为对应的八进制数（）。

参考答案:2025.四位二进制数0111加上0011等于1010。

（）参考答案:对6.16进制数2B等于10进制数（）。

参考答案:437.16进制数3.2等于2进制数（）。

参考答案:11.0018.十进制数9比十六进制数9小。

（）参考答案:错9.与八进制数(47.3)8等值的数为（）参考答案:(100111.011)2;(27.6)1610.有符号数10100101的补码是（）。

参考答案:1101101111.[X]补＋[Y]补=（）。

参考答案:[X＋Y]补12.十进制数7的余3码是（）。

参考答案:101013.以下代码中为无权码的为（）。

参考答案:余三码;格雷码14.格雷码具有任何相邻码只有一位码元不同的特性。

（）参考答案:对第二章测试1.逻辑函数的表示方法中具有唯一性的是（）。

参考答案:卡诺图;真值表2.在何种输入情况下，“与非”运算的结果是逻辑0。

（）参考答案:全部输入是13.逻辑变量的取值１和０可以表示（）。

参考答案:电位的高、低;真与假;开关的闭合、断开;电流的有、无4.A’+B’等于（）。

参考答案:(AB)’5.以下表达式中符合逻辑运算法则的是（）。

参考答案:A+1=16.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。

（）参考答案:对7.求Y=A（B+C）+CD的对偶式是（）。

参考答案:(A+BC)(C+D)8.已知逻辑函数Y的波形图如下图，该逻辑函数式是Y=（）。

参考答案:A’BC+AB’C+ABC’9.任意函数的全体最大项之积为1。

（）参考答案:错10.下列哪些项属于函数Y(A、B、C、D)=(A’B+C)’D+AB’C’的最小项（）。

习题
4-1 试分析图题4-1中各电路的逻辑功能。
图题4 - 1
4-2 试分析图题4-2中各电路的逻辑功能。
图题4 - 2
4-3 分析图题4-3所示逻辑电路,写出其简化的逻辑表达 式,并用与非门改进设计。
图题4 - 3
4-4 分析图题4-4所示逻辑电路,写出其简化的逻辑表 达式。
图题4 - 4
4-5 分析图题4-5所示逻辑电路的逻辑功能,写出函数 的逻辑表达式,并用最简线路实现它。
4-16 举重比赛有3个裁判,一个是主裁判A,2个是辅 裁判B和C,杠铃完全举上的裁决由每个裁判按一下自己 面前的按钮来决定。只有2个基本点以上裁判(其中必须 有主裁判)判明成功时,表示成功的灯才亮。试设计此逻 辑电路。
4-17 试用与非门设计一个无反变量输入的最简三级 线路,以实现下列函数。
(1)F(A ,B,C)= Σ m(3,5,6) (2)F(A ,B,C,D)= Σm(1,4,5,8,12)+
Σd(3,6,9,15) (3)F(A ,B,C,D)= Σ m(0,6,10,11,14) (4)F(A ,B,C)= AB + AC + AB 4-18 试用8选1多路选择器组成64选1多路选择器。 4-19 试用中规模集成4位二进制比较器组成18位二 进制数字比较器。 4-20 试用中规模集成4位二进制比较器组成20位二 进制数字比较器。
4-10 设二进制补码[x]补= x0. x1 x2 x3 x4 ,分别写出下 列要求的判断条件:
(1)(1/2≤ x)或(x < - 1/2) (2)(1/4≤ x <1/2)或(- 1/2≤ x < - 1/4) (3)(1/8≤ x <1/4)或(- 1/4≤ x < - 1/8) (4)(0≤ x <1/8)或(- 1/8≤ x <0) 4-11 设输入ABCD是按余3码编码的二进制数码,其相 应的十进制数路如图题4-6 所示,其中A和B为输入变量 ,F为输出函数。试说明当S3 、S2 、S1 、S0 作为控制信 号时,F 与A、B 的逻辑关系。

第一章1.4（1）10101=1∗104+1∗102+1∗100（2）0.10101=1∗10−1+1∗10−3+1∗10−5（3）1010.101=1∗103+1∗101+1∗10−1+1∗10−31.5（1）(163)10=(10100011)2（2）(0.525)10=(0.100001)2（3）(41.41)10=(101001.01101000111)21.6(123)8=(1∗82+2∗8+3)10=(83)10 1.76n<(0.3)3⇒n log6<3(log3−1)⇒n<3(log3−1)log6=−2.016⇒n≤−3(8.705)10≈(12.412)61.8A(B+C+D)+BC(A̅+D̅)+D̅⇒A+A BC+D̅1.9A̅+BA+C+DA⇒A̅+B+C+D 1.10（1）F(A,B,C)|B=1&C=1=(AB+A̅C)|B=1&C=1=1（2）F(A,B,C)|A̅=1&B=1&C=1=A̅BC|A̅=1&B=1&C=1=11.11（1）1.12A̅+C ̅̅̅̅̅̅̅+D ∙(A +C ̅)(A +B )(B ̅+C )̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅= 1.13（1）F =A (B̅+C +D )(B +D ̅)=ABC +A (B⨀D ) （2）F =A̅⋅B ̅+(AB +AB ̅+A ̅B )C =A ̅⋅B ̅+C （3）F =A +A ⋅B̅⋅C ̅+AC ̅D +(C ̅+D ̅)E =A +C ̅E +D ̅E （4）F =AB̅(C +D )+BC ̅+A ̅∙B ̅+A ̅C +BC +B ̅⋅C ̅⋅D ̅=A ̅+B ̅ （5）F =(A +B )(A +C )(A +C̅)=A （6）F =(A +BC̅)(A ̅+D ̅B)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=B ̅+A ̅C +AD （7）F =A (A +B̅+C ̅)(A ̅+C +D )(E +C ̅⋅D ̅)=ACE +ADE 1.14（1）F (A,B,C )=∑m(2,3,6,7)=A BC +A BC +ABC +ABC =B（2）F (A,B,C,D,E )=∏M (0,4,8,12,16,20,24,28)=A ⋅B̅⋅C ⋅D ̅⋅E ̅+A ⋅B ̅⋅C ⋅D ̅⋅E ̅+A ⋅B ⋅C ⋅D ̅⋅E ̅+A ⋅B ⋅C ⋅D ̅⋅E ̅+A ⋅B ̅⋅C ⋅D ̅⋅E ̅+A ⋅B̅⋅C ⋅D ̅⋅E ̅+A ⋅B ⋅C ⋅D ̅⋅E ̅+A ⋅B ⋅C ⋅D ̅⋅E ̅=D ̅E ̅ 1.15（1）F (A,B,C )=∑m (1,3,7)=∏M (0,2,4,5,6)（2）F (A,B,C,D )=∑m(0,2,6,12,13,14)=∏M(1,3,4,5,7,8,9,10,11,15)1.16（1）F (A,B,C )=∏M(0,3,6,7)=∑m(1,2,4,5)（2）F (A,B,C,D )=∏M(0,1,2,3,4,6,12)∑m(5,7,8,9,10,11,13,14,15)1.17（1）F (A,B,C,D )=AB +A̅B ̅+CD ̅=ABC D ̅+ABC D +ABCD ̅+ABCD +A B ̅C D ̅+A B ̅C D +A B̅CD ̅+A B ̅CD +AB ̅CD ̅+A BCD ̅=∑m(0,1,2,3,6,10,12,13,14,15) （2）F (A,B,C )=(A +B )(B̅+C )=∏M(6,7,5,1)=∑m(0,2,3,4) 1.18（1）F (A,B,C )=A ⊕B +AC̅=A B +AB ̅+A C =A BC +A BC +AB ̅C +AB ̅C +A B ̅C +A BC =∑m (2,3,4,5,1)=∏M(0,6,7)（2）F (A,B,C,D )=(A +B̅+C )(A +B ̅)(A +C ̅+D ̅)(B +C ̅+D ̅)=∏M(10,11,8,9,12,4) 1.19（1）F =(AB +A B̅)(C +D )(E +C D ̅)⇒F ̅=A ⊕B +C D ̅+E ̅ （2）F =A +B +C ̅+D +E ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅⇒F ̅=A(B +C ̅+D +E ̅̅̅̅̅̅̅̅)=AB +AC +AD̅E 1.20（1）F =AB +CD +A̅C ⇒F ∗=(A +B )(C +D )(A +C )=A BC +AC +A BD （2）F =A (B̅C +BC ̅)+AC ̅⇒F ∗=(A +(B ̅+C )(B +C ))(A +C )=A +B ̅C （3）F =(A ̅+B)(B +A ̅C)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅⇒F ∗=A B +B(A +C)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=B̅+AC 1.21（1）A ̅⊕B =A ⊕B ̅=A ⊕B ̅̅̅̅̅̅̅̅A̅⊕B =A ̅B ̅+AB =A⨀B A ⊕B̅=AB +A ̅B ̅=A⨀B A ⊕B ̅̅̅̅̅̅̅̅=A⨀B（2）A̅B ̅C +A ̅BC ̅+AB ̅C ̅+ABC =A ⊕B ⊕C A ⊕B ⊕C =(A ̅B +AB ̅)⊕C =(A ̅B +AB ̅)C +(A ̅B +AB̅)̅̅̅̅̅̅̅̅̅̅̅̅̅̅C =A BC +AB ̅C +A B ̅C +ABC （3）AB +BC +CA =(A +B)(B +C)(C +A)(A+B)(B+C)(C+A)=(B+AC)(C+A)=AB+BC+CA （4）AB̅+BC̅+CA̅=A̅B+B̅C+C̅A令：AB̅+BC̅+CA̅=K,K=1或0{A⟶A̅B⟶B̅C⟶C⇒A̅B+B̅C+C̅A=KAB̅+BC̅+CA̅=K=A̅B+B̅C+C̅A1.22（2）1.23（1）F(A,B,C,D)=∏M(1,3,5,7,13,15)=∑m(0,2,4,6,8,9,10,11,12,14)（2）F(A,B,C,D,E)=∏M(0,1,2,3,4,6,8,10,12,13,14)1.24（1）F(A,B,C,D)=∑m(3,5,6,9,12,13,14,15)+∑ϕ(0,1,7)()∑∑（4）F(A,B,C,D,E)=A̅̅̅̅̅̅（5）F(A,B,C,D)=A̅̅̅1.25̅̅12（2）F̅̅12（3）F1(A,B,C,D)=∑m(1,3,4,5,6,7,15)F2(A,B,C,D)=∑m(1,3,10,14,15)12第二章2.1关门电平V off=1.3V:保持电路输出高电平状态所允许的输入低电平的最大值开门电平V on=1.５V:保持电路输出低电平状态所允许的输入高电平的最小值≈1.4V:V off至V on这一段狭窄转折的中值阈值电压VＴ输入高电平时的抗干扰容限VＮＨ＝VＯＨmin−V on=2.4−1.5=0.9V输入低电平时的抗干扰容限VＮＬ＝V off−VＯＬmax=1.3−0.7=0.6V高电平：V OH(2.4～5.0V),标称值3.6V 低电平：V OL(0～0.7V),标称值0.3V2.2TTL与非门：高电平：V OH(2.4～5.0V),标称值3.6V 低电平：V OL(0～0.7V),标称值0.3V 关门电平V off=1.3V开门电平V on=1.５V阈值电压VＴ≈1.4V输入高电平时的抗干扰容限VＮＨ＝VＯＨmin−V on=2.4−1.5=0.9V输入低电平时的抗干扰容限VＮＬ＝V off−VＯＬmax=1.3−0.7=0.6V输出低电平的工作状态：N0L=I OLmax(驱动门)I IL(负载门)输出高电平的工作状态：N0H=I OH(驱动门)I IH(负载门)N I≤５V1:输入信号，V0:反相输出信号；V0下降到V m/2相对应于V1上升到V m/2之间的延迟时间称为导通延迟t PLHV0上升到V m/2相对应于V1下降到V m/2之间的延迟时间称为截止延时t PHLt PLH>t PHLt pd=(t PLH+t PHL)/2平均功耗小，速度快不能并联OC门方便线与逻辑，可并联，主要应用（1）实现与或非逻辑（2）电平转换（3）实现数据采集三态与非门（TSL）具有一个使能状态CMOS与非门抗干扰容限低，负载高，速度接近TTL，可并联2.3将与门、与非门的闲置端接1电平，而将或门、或非门闲置端接接0电平。