基于FPGA的高精度时间数字转换方法研究

基于FPGA的高分辨率时间数位转换器设计
端木琼;刘常杰
【期刊名称】《现代科学仪器》
【年(卷),期】2008(000)005
【摘要】介绍时间间隔的测量原理,分析各种测量方法的优缺点和主要误差来源,并设计了一种基于现场可编程门阵列(FPGA)的时数转换器(TDC).该设计采用高精度计数器和延迟线内插法共同测量时间间隔.该时数转换器的测量范围由计数器决定,而测量分辨率由内插延迟线决定,因此,具有测量范围大,分辨率高的特点.由于测量的利用两种延时单元的微小时间差对时间间隔进行内插,获得了1ns的测量分辨率,具有精度高、功耗小及实现简便等优点.
【总页数】3页(P33-35)
【作者】端木琼;刘常杰
【作者单位】天津大学精密测试技术及仪器国家重点实验室,天津,300072;天津大学精密测试技术及仪器国家重点实验室,天津,300072
【正文语种】中文
【中图分类】TP216
【相关文献】
1.基于FPGA的时间数字转换器的编码器 [J], 周磊;王春娥
2.基于时空关系的高分辨率时间数字转换器 [J], 许建华;张超;王召利;范文晶;王海
3.FPGA进位链64通道时间数字转换器设计 [J], 马毅超;李煜;李贞杰;李秋菊;蒋俊
国
4.基于FPGA的多通道高分辨率时间数字转换系统设计 [J], 王飞
5.基于FPGA的高分辨率D/A转换器的实现 [J], 姜杏辉;邹丽新;孙平;马励行;季晶晶
因版权原因，仅展示原文概要，查看原文内容请购买。

基于FPGA的高分辨率数字时间转换器王伟;张瑞峰【期刊名称】《强激光与粒子束》【年(卷),期】2023(35)3【摘要】针对全固态直线变压器驱动源(LTD)中大规模开关同步触发的需求,基于游标法和预相移技术设计了一种全新的双通道同步高分辨率数字时间转换器(DTC)。

在原有游标DTC的基础上提前计算不同生成脉冲相位重合位置的关系,通过相位移动和相位检测使时钟信号提前满足相位关系,以实现同时触发多个不同宽度脉冲信号的目的。

详细阐述了DTC的实现原理和电路设计模块,并对其进行了仿真和现场可编程门阵列(FPGA)实现,同时对实现结果进行测试、分析和讨论。

在Xilinx ARTIX-7 FPGA开发板上实现了第一个脉冲信号的分辨率为0.85 ps,微分非线性(DNL)和积分非线性(INL)分别为-1.255~1.166 LSB和-7.33~7.05 LSB。

第二个脉冲信号分辨率为17.1131 ps,DNL和INL分别为-0.0987~0.105 LSB和-0.717~0.735 LSB,且在0~80℃的环境温度中依旧可以保证DTC的性能。

结果表明此DTC具有实现简单、成本低,性能高效等优点。

【总页数】9页(P155-163)【作者】王伟;张瑞峰【作者单位】天津大学微电子学院【正文语种】中文【中图分类】TN492【相关文献】1.基于FPGA的时间数字转换器的编码器2.基于FPGA的高分辨力时间数字转换器的应用研究3.基于FPGA的高分辨率时间数位转换器设计4.基于时空关系的高分辨率时间数字转换器5.基于FPGA的多通道高分辨率时间数字转换系统设计因版权原因，仅展示原文概要，查看原文内容请购买。

基于FPGA的时间-数字转换电路设计周明薇;吴光敏;赵建军;赵宝升【摘要】采用VHDL语言,设计了一种基于现场可编程逻辑阵列FPGA的TDC(Time Digital Converter)时间-数字转换电路,对时间-数字转换电路的方法进行了研究,目的在于研究一种可以在航天器导航系统中利用脉冲星X射线光子脉冲的方案.为了解决在时间测量上难以同时获得大动态与高分辨率的难题,本文基于FPGA芯片对时间内插法进行了改进,采用粗时间测量与细时间测量相结合的方法,提出了基于延时单元的TDC方法.【期刊名称】《贵州大学学报（自然科学版）》【年(卷),期】2014(031)002【总页数】5页(P74-77,83)【关键词】FPGA;VHDL语言;VirtexⅡPro;数字时间转换【作者】周明薇;吴光敏;赵建军;赵宝升【作者单位】昆明理工大学理学院,云南昆明650500;昆明理工大学理学院,云南昆明650500;昆明理工大学理学院,云南昆明650500;中国科学院西安光学精密机械研究所,瞬态光学与光子技术国家重点实验室,西安710119【正文语种】中文【中图分类】TP274+.21967年Bell等人发现了第一颗脉冲星［1］。

1981年，Chester和Butman提出利用X射线脉冲星为航天器导航的构想。

目前X射线脉冲星导航已经成为国内外的研究热点。

作为航天器导航的关键技术［2］，利用X射线脉冲星辐射光子到达时间的观测，可以实现脉冲星脉冲到达时间的直接测量。

脉冲星光子到达时间的测量具有动态范围大、测量精度高、多通道同时进行测量的特点。

目前还没有成熟的关于脉冲星光子到达时间TDC，已有的时间－数字转换电路在测量精度上虽然可以达到要求，但是在实现大计时动态范围时，高精度计时电路会引起数据量的问题。

基于FPGA的TDC时间－数字转换电路具有成本低、开发周期短、可重复编程等优点，在高能物理实验、天文观测、航空航天、激光测距等方面有广泛应用。

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910661291.1(22)申请日 2019.07.22(71)申请人 桂林电子科技大学地址 541004 广西壮族自治区桂林市七星区金鸡路1号(72)发明人 蔡成林　李响　贾伟　汪发　胡佳　沈文波　曾武陵　彭滨　刘元成　(74)专利代理机构 北京轻创知识产权代理有限公司 11212代理人 徐琪琦(51)Int.Cl.G04F 10/04(2006.01)(54)发明名称一种基于FPGA的高精度时间间隔测量方法及系统(57)摘要本发明涉及一种基于FPGA的高精度时间间隔测量方法，包括如下步骤，采用脉冲填充计数法进行两个脉冲间的时间间隔的粗测量，得到时间间隔的粗测结果；基于FPGA抽头延时链对小于一个时钟周期的相位差进行细测量，得到时间间隔的细测结果；根据所述粗测结果和所述细测结果确定所述时间间隔的最终测量结果。

本发明通过将粗测量和精测量相结合，利用FPGA延迟单元几十皮秒级的高精度时延间隔，使得能够对大范围的时间间隔进行测量，并且取得较高的测量精度。

本发明还包括一种基于FPGA的高精度时间间隔测量系统。

权利要求书2页 说明书6页 附图2页CN 110442012 A 2019.11.12C N 110442012A1.一种基于FPGA的高精度时间间隔测量方法，其特征在于，包括如下实施步骤：采用脉冲填充计数法进行两个脉冲间的时间间隔的粗测量，得到时间间隔的粗测结果；基于FPGA抽头延时链对小于一个时钟周期的相位差进行细测量，得到时间间隔的细测结果；根据所述粗测结果和所述细测结果确定所述时间间隔的最终测量结果。

2.根据权利要求1所述的一种基于FPGA的高精度时间间隔测量方法，其特征在于，所述采用脉冲填充计数法进行两个脉冲间的时间间隔的粗测量，得到时间间隔的粗测结果，包括：通过脉冲计数器计算出在闸门间隔中的脉冲个数N,根据所述脉冲个数N和所述时钟周期T0得到时间间隔的粗测结果，T N＝N*T0。

基于 FPGA 的高精度守时方法研究王军;王磊;张福弟;何昕;曹永刚【摘要】Based on Field-Programmable Gate Array (FPGA),a high precision time keeping technolo-gy is bined with high precision constant temperature crystals and BD/GPS dual-modesynchronous,standard second pulse signal is received based on statistics.If navigation satellite loses the connection,FPGA will set the pounding threshold of crystal pulse according to average value and variance to simulate producing highly precision second pulse so that cumulative error can be elimina-ted.Experimental results show that timing system error is less than punctual 250 ns in one hour which fully meets the requirementsof time keeping of the timing system in the power systems,range systems and other systems.%提出一种基于现场可编程门阵列(FPGA)的高精度守时方法,以统计学为基准,结合高精度恒温晶振和北斗/GPS双模接收器产生同步标准秒脉冲信号。

当授时系统导航卫星失连,系统根据存储晶振脉冲数计算出均值和方差,动态设置系统晶振脉冲计数器阈值从而模拟产生高精度秒脉冲信号,消除晶振累积误差。

基于FPGA的数字时钟设计数字时钟是现代生活中必不可少的时间展示设备，广泛应用于各种场所，如家庭、办公室、学校等。

随着科技的不断发展，数字时钟的功能也得到不断升级，为人们日常生活提供了更多的便利和体验。

本文将介绍基于FPGA的数字时钟设计方案。

FPGA（Field Programmable Gate Array）是可编程门阵列的缩写，是一种现场可编程逻辑器件。

FPGA具有可编程性强、功能强大、极低的延迟等特点，被广泛应用于数字系统设计中。

本文中使用FPGA来实现数字时钟设计方案。

数字时钟的核心是计时电路，计时电路可以通过FPGA实现，使用FPGA来实现数字时钟的主要优点是可编程性强，能够满足不同需求的设计。

一、数字时钟的设计思路1、时钟信号的产生数字时钟的起点是时钟信号的产生，时钟信号的产生一般需要使用晶振。

晶振可以在一定频率范围内提供稳定的时钟信号。

FPGA可以通过将晶振与逻辑电路相连接，从而得到稳定的时钟信号。

2、计时电路的设计在数字时钟中，需要实现时、分、秒的计时功能。

这可以采用三个计时器来实现。

计时器可以使用FPGA内置的计数器实现，也可以通过逻辑电路实现。

计时器根据时钟信号的变化而变化，通过累计时钟信号的脉冲数计算出时、分、秒。

3、数码管的控制数字时钟的时间要通过数码管进行显示，数码管需要接受来自FPGA的控制信号才能正常显示数字。

通常采用多路复用器的方式来控制数码管的显示。

这里可以使用FPGA内置的多路复用器实现，FPGA输出控制信号，控制多路复用器选择哪个数码管进行显示。

数字时钟的硬件设计主要包括以下部分：时钟信号发生电路包含晶振以及晶振产生的时钟信号经过变压器传送到电路板上。

在电路板上，时钟信号经过电路处理，产生一定的电平和频率，供后续计时模块使用。

2、计时模块计时模块包括三个计时器，分别用于计算时、分、秒。

计时器通过累加时钟信号的脉冲数计算时间。

计时模块的输出需要送到数码管的控制模块进行显示。

专利名称：一种基于FPGA的高精度时间测量方法专利类型：发明专利
发明人：徐修峰,李镇
申请号：CN201811477521.0
申请日：20181205
公开号：CN109286463A
公开日：
20190129
专利内容由知识产权出版社提供
摘要：本申请提供一种基于FPGA的高精度时间测量方法，包括：将Start信号的所有进位链的输出值进行求和运算，从而得到Start信号的走过进位链的个数S；根据S，计算时间T=S*τ；将Stop信号的所有进位链的输出值进行求和运算，从而得到Stop信号的走过进位链的个数S；根据S，计算时间T=S*τ；根据时间T以及时间T，输出测量结果T=T+nT+（T‑T）。

因此，通过将所有进位链的输出值进行求和运算，这样即使信号的传输过程中出现不稳定因素，出现1和0交替出现的情况，经过求和运算后，将其中出现1的进位链计算进去，从而使得计算的信号走过的进位链位置更加贴近实际走过的进位链位置，从而提高测量的时间精度。

申请人：北京中创为南京量子通信技术有限公司
地址：210000 江苏省南京市浦口区江浦街道仁山路1号园区2号楼办公室东侧ER301室
国籍：CN
代理机构：南京纵横知识产权代理有限公司
代理人：董建林
更多信息请下载全文后查看。

NANCHANG UNIVERSITY学士学位论文THESIS OF BACHELOR（2009—2013年）题目基于FPGA的时间-数字转换器设计学院：信息工程学院系电子系专业班级：电子信息工程093班基于FPGA的时间-数字转换器设计摘要时间是物质存在和运动的基本属性之一，它是科学研究、科学实验和工程技术等领域的必不可少的参量。

时间-数字转换器作为时间测量技术的核心，在诸多领域都有广泛的应用。

实现时间-数字转换电路的方法有许多种，如计数器法、电流积分法、门延迟法以及FPGA法等。

本论文设计的是基于FPGA的时间-数字转换器，设计思想是以计数器为粗时间间隔测量单元，门延迟为细时间间隔测量单元，最终基于FPGA实现TDC系统。

设计借助了Verilog HDL语言对FPGA 进行设计，完成了边缘检测、计数器及串口输出的软件设计，实现了测量范围为30min，分辨率达1ns的大范围、高分辨率TDC系统的设计。

本系统可移植性强，在提高时钟频率和门延迟精度后可应用于微粒子探测、激光测距和定时定位等领域。

关键词：时间-数字转换器FPGA 计数器门延迟分辨率AbstractDesign of Time to Digital Converter based on FPGAAbstractTime is one of the basic attribute of material’s existence and exercise, it’s an essential parameter of scientific researches, scientific experiments, engineering technology and other technology fields. Time-digital converter, as a time measurement technology core, are widely used in many fields.There are many ways to implement the time-digital converter, such as the counter method, the current integration method, the gate delay method and the FPGA method. This thesis designed a FPGA based TDC, the design idea is using the counter as a crude time interval measurement, the gate delay as a precise time interval measurement, and finally, the system is achieved by the FPGA. In the design, with the language of Verilog HDL, we achieved the software design of the edge detection, the counter and the outputting of serial. A measurement range of 30min, 1ns resolution of the large-scale, high-resolution TDC system is designed. This system is portable, if the clock frequency and the accuracy of gate delay are improved, it can be used in particle detection, laser ranging and timing positioning and any other fields.Keywords: Time to Digital Converter; FPGA; Counter; Gate delay; Resolution目录摘要 (I)ABSTRACT (II)前言 (1)1.1选课的背景及意义 (1)1.2国内外研究现状 (1)1.3课题所做的工作及论文章节安排 (2)1.3.1设计思想 (2)1.3.2论文章节安排 (2)时间-数字转换技术研究与分析 (4)2.1时间-数字转换电路的应用领域研究 (4)2.2时间-数字转换电路实现方法分析比较 (4)2.2.1计数器法 (4)2.2.2电流积分法 (5)2.2.3门延迟法 (6)2.2.4 FPGA法 (6)2.3 小结 (6)时间数字转换系统的硬件设计 (7)3.1硬件系统总体设计 (7)3.2开发板介绍 (7)3.3 FPGA芯片介绍 (9)3.3.1 FPGA简介及Cyclone ⅡEP2C5Q208C8N芯片概述 (9)3.3.2Cyclone ⅡEP2C5Q208C8N芯片的特点 (10)3.4 FPGA开发流程 (10)3.4.1功能定义和器件选型 (10)3.4.2设计输入 (11)3.4.3布线布局 (11)3.5 Quartus II仿真平台介绍 (12)3.5.1设计输入 (12)3.5.2项目编译 (13)3.5.3项目仿真 (13)时间-数字转换系统的软件设计 (14)4.1 Verilog语言介绍 (14)4.2基于Verilog语言的FPGA总体设计 (14)4.2.1设计目标及核心原理 (14)4.2.2边缘检测工作原理及设计 (16)4.2.3计数器工作原理及设计 (16)4.2.4门延迟细计数原理及设计 (18)4.2.5数据计算模块原理 (20)4.2.6串口输出模块设计 (20)系统测试 (22)5.1 边缘检测仿真 (22)5.2计数器仿真 (22)5.3串口发送数据仿真 (23)5.4时间-数字转换系统测试 (23)总结 (25)参考文献（Reference） (26)致谢 (27)附录 (28)第一章前言1.1选课的背景及意义时间既是一个抽象的概念，又是物质存在和运动的基本属性之一。

基于FPGA的高精度数码电子计时仪设计在现代科技快速发展的时代，电子计时仪已经成为各个领域中不可或缺的一项技术。

在运动竞技、物理实验、计算机研究等领域中，我们都需要用到高精度的计时仪来提供准确的数据支持。

而这里我们要介绍的基于FPGA的高精度数码电子计时仪，正是最新的一种计时仪技术。

一、FPGA技术介绍FPGA即现场可编程门阵列，是一种可编程逻辑器件，主要由可编程逻辑模块、内部控制器、高速缓存、可编程I/O模块组成。

它的主要特点是具有现场可编程性，可以在用户现场进行逻辑和电路设计，提供了更高的灵活性和性能。

因此FPGA技术已经在各个领域中得到了广泛的应用。

二、基于FPGA的高精度数码电子计时仪设计基于FPGA的高精度数码电子计时仪是一种基于可编程技术的计时仪，它利用FPGA的现场可编程特性，将各种计时、数码信号处理等电路全部集成在一块芯片上，从而实现高速、高精度的计时功能。

其主要设计流程如下：1.系统框图设计首先需要对计时仪的各个部分进行需求分析，设计系统框图。

系统框图是整个计时仪的基础，它描述了硬件电路、软件程序、各种控制信号等之间的关系，为后续的设计提供了参考。

2.数码预处理电路设计数码电子计时仪的核心是数码电路，包括数码显示、数字信号处理等电路。

其中数码预处理电路负责数据输入、数据处理等功能。

在数字信号处理方面，数码计时电路主要有比较器、检测器、解码器等电路组成，以保证每次计时的准确性。

3.逻辑控制电路设计逻辑控制电路主要是用来控制数码计时仪的运行状态，包括计时状态、预置状态、停止状态、清零状态等。

在整个电路中，逻辑电路起到了控制和判定的重要作用。

4.FPGA电路设计FPGA电路的设计是最为重要的一步，它包含了所有的硬件和软件设计。

在FPGA的设计过程中，首先需要将设计好的数码预处理电路和逻辑控制电路进行集成，进而实现高精度的计时功能。

5.时序分析和测试验证在所有的电路设计完成后，还需要对整个系统进行时序分析和测试验证。

摘要I摘要时间数字转换器(Time-to-Digital Converter, TDC)是一种用来测量时间的电路，它将连续的时间信号转换为数字信号，从而实现时间测量的数字化。

它主要的应用包括飞行时间测量(Time-Of Flight, TOF)、正电子成像技术(Positron Emission Tomography, PET)、以及激光、雷达、示波器等多种科学和工程领域。

高精度TDC 电路的设计可分为全定制设计和基于FPGA 的半定制设计两种。

相对于全定制设计(Application Specific Integrated Circuit, ASIC)设计周期长和开发成本高等问题，基于FPGA 的TDC 电路设计具有灵活性高，开发周期短，成本低以及可移植性高等特点。

因此随着测量精度的要求不断提高以及FPGA 技术的发展，在FPGA 上设计高精度的时间间隔测量电路具有重要研究意义。

本文首先对TDC 的不同的设计方法进行了介绍与比较并综合考虑到Xilinx Virtex-5 FPGA 芯片内部结构和资源，确定了TDC 系统整体设计方案。

采用自顶向下的方式将TDC 主要分成了“粗”计数模块和“细”测量模块分别进行设计，“粗”计数模块由两个分别工作在上升沿和下降沿的普通二进制计数器实现；“细”测量模块都是由抽头延迟链、触发器阵列、温度计编码电路、校准电路构成。

抽头延迟链是由Virtex-5芯片中CARRY4级联而成，通常一个CARRY4可以引出四抽头(CO0, CO1, CO2, CO3），即4个延迟单元，但是CARRY4的超前进位特性引起的温度计码“冒泡”现象会造成编码电路更加复杂以及逻辑资源消耗更多，同时该结构的TDC 系统的积分非线性和微分非线性较大以及会出现“空道”的现象。

本文通过对CARRY4进行了优化设计，即每个CARRY4只引出了两个抽头(CO0, CO3)，从而消除了“冒泡”现象，使得优化后的TDC 编码速度更加的简单、资源消耗的更少。

一种基于FPGA快速进位链的时间数字转换电路随着科技的发展，人们对于数字电路的需求越来越高。

其中，时间数字转换电路作为一种常见的电子设计，经常被应用于时间显示装置、计时器以及数字时钟等领域。

为了提高时间数字转换电路的效率和稳定性，研究人员提出了一种基于FPGA快速进位链的时间数字转换电路。

1. 时间数字转换电路的基本原理时间数字转换电路是一种能够将输入的时间信号转换为相应的数字信号的电路系统。

它通常由一组计数器、时钟信号源、控制逻辑和显示控制器等部分组成。

其基本原理是，通过计数器对输入的时间信号进行精确计数，然后将计数结果转换为对应的数字信号，最终由显示控制器将数字信号显示在数码管或其他显示装置上。

2. FPGA快速进位链技术的基本原理FPGA（Field-Programmable Gate Array）是一种集成电路设备，它由大量的可编程逻辑单元、存储单元和路由互连网络组成。

FPGA可以通过编程的方式实现各种数字逻辑功能，因此被广泛应用于数字电路设计和逻辑控制领域。

而快速进位链技术是一种利用FPGA内部的资源实现快速进位运算的方法，它能够大大提高数字逻辑电路的运算速度和效率。

3. 基于FPGA快速进位链的时间数字转换电路设计思路基于FPGA快速进位链的时间数字转换电路的设计思路是运用FPGA 内部的可编程逻辑单元和快速进位链技术，实现对时间信号的高速计数和数字信号的快速转换。

具体而言，这种设计思路包括以下几个关键步骤：3.1 选择合适的FPGA芯片和开发评台，确定设计的整体框架和功能需求。

3.2 设计计数器部分，采用快速进位链技术实现高速计数，并通过控制逻辑对计数器进行同步控制。

3.3 设计数字信号转换部分，将计数结果转换为对应的数字信号，并通过显示控制器实现数字信号的显示。

4. 基于FPGA快速进位链的时间数字转换电路的优势基于FPGA快速进位链的时间数字转换电路相比传统的时间数字转换电路具有以下几个优势：4.1 高速计数：利用FPGA快速进位链技术，能够实现对时间信号的高速计数，提高了转换的效率和准确性。