简易抢答器
- 格式:doc
- 大小:615.00 KB
- 文档页数:16
设计题目:简易抢答器的设计1 、设计要求及主要技术指标1.1设计要求1.1.1、阅相关资料;1.1.2、总体方案设计与论证,画框图;1.1.3、单元电路的设计;1.1.4、元器件选择与参数计算;1.1.5、绘制原理图(A4号图纸,计算机绘图);1.1.6、撰写设计说明书(A4号纸打印),字数不得少于2000字;1.1.7、参考文献。
1.2 主要技术指标1.2.1、由直流稳压5V电源供电。
1.2.2、能够反映出8个参赛队在比赛中抢答的情况,若第N组(N<=8)抢答,则显示数字N。
1.2.3、若有两组或以上的组抢答,则能根据抢答的先后顺序显示首先抢答的组号。
1.2.4、抢答完成后具有清除显示数字的功能。
1.2.5、具有音频提示功能。
(扩展部分)。
2、设计过程2.1题目分析经过74LS48优先编码后,利用74LS74的锁存功能,再通过74LS48译码后,通过数码管显示出来。
2.2 整体构思优先编码器→锁存器(触发器)→译码器(驱动)→数码管主持人控制开关↑2.3 具体实现2.1.1、抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0 ~S7表示。
2.1.2、设置一个系统清除和抢答控制开关S,该开关由主持人控制。
2.1.3、抢答器具有锁存与显示功能。
即选手按动按钮,锁存相应的编号,扬声器发出声响提示,并在DPY_7-SEG七段数码管上显示选手号码。
选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。
3 、元件说明及相关计算3.1 元件说明3.1.1、优先编码器优先编码器既在同一时间内,当有多个输入信号请求编码时,只对优先级别高的信号进行编码的逻辑电路,称为优先编码器。
常用的集成优先编码器有74LS148(8线-3线)和74LS147(10线-4线)两种制式。
以74LS148为例:(a)功能简图管脚引线图功能说明:74LS148的输入端和输出端低电平有效。
图(a)是其功能简图,图中电源和地未画,~是输入信号,~为三位二进制编码输出信号,=1时,编码器禁止编码,当=0时,允许编码。
简易三路抢答器目录摘要 (1)第一章设计目的 (4)第二章抢答器的设计要求 (4)第三章三路抢答器的工作原理 (5)第一节抢答器设计方案的选择 (5)第二节设计要点 (8)第三节工作原理 (8)第四章电路设计 (9)第一节电源部分………………………………………………………..第二节抢答部分………………………………………………………..第三节响铃部分……………………………………………………......第四节元件清单................................................................ 第五章设计体会 (15)主要参考文献 (16)摘要抢答器作为一种电子产品,已广泛应用于各种团体单位尤其是学校等所组织的一些娱乐活动和知识竞赛当中。
但因为目前市场上抢答器成品种类不多推广较少且价格较高,所以自制一款简单实用的抢答器也是一种不错的选择。
本篇为借鉴三种简易抢答器设计原理并综合其优缺点而另行改进的抢答器,综合运用二极管,三极管,可控硅,电阻器以及一些开关元件组合而成,简单来说可分为三个部分:电源部分,可控硅控制部分和振荡电路部分。
电路简单,元件易购,原理清晰,反应快捷迅速,还可扩展,实用于多种场合,是各种自制抢答器中较为优质的一种。
第一章设计目的一了解并熟练掌握电路设计的方法及过程。
二了解抢答器的组成及工作原理。
三掌握查阅文献的方法四掌握与电路设计有关软件的使用。
五学会整理和总结设计文档报告。
第二章抢答器的设计要求一了解并熟练掌握电路设计的方法及过程。
二每路设置一个抢答按钮,供抢答者使用。
三电路具有第一抢答信号的鉴别功能。
在主持人将系统复位并发出抢答指令后,若参赛者按抢答开关,则该组指示灯亮,显示电路显示抢答者的组别,同时扬声器发出双音,音响持续2~3s。
四电路应具备自锁功能,一旦有人事先抢答,其它开关不起作用。
五要求设计一个按键,该按键能够起到复位的作用。
制作4人简易抢答器教案新课导入:一、电路组成智力竞赛抢答器是一种在智力游戏或竞赛流行时的电子设备,参加竞赛的多人中,只要有一人首先按下抢答器,则其后按下的人为无效,直到主持人按下复位后下一轮竞赛才开始。
本任务所制作的四人抢答器可供四位参赛者使用,电路组成如图6-8所示。
图中IC1为四--三态RS锁存器,它们组成四路按键输入与互锁电CD4002IC2为双四输入或非门CD4043,四个输SB4相连,S与四个抢答输入按键SB1~CD4043路。
中的四个置1端出端Q通过CD4002与抢答输入按键的另一端相连。
四个复位端R并联后与相连,供主持人作总复位用。
总复位按键SB5二、四--三态RS锁存器CD4043它触发器,个基本其内部包含4RS6-9CD4043的引脚排列如图所示,6-7信号控制。
CD4043的功能表见表。
EN5采用三态单端输出,由芯片的脚.讲授新课CD4043的功能表表6-7 Q R EN S高阻×0 ×0 1 (原态)0 Q n0 1 1 01 1 1 0×111由表6-7可见,三态RS锁存器是在普通RS触发器的基础上加上控制端,其输出端除了出现高电平和低电平外,还可以出现第三种状态——高EN阻状态。
控制端EN(或称为使能端)为高电平有效:当EN=1时为工作状态,实现正常的逻辑功能;当EN=0时输出端呈现高阻状态。
三、电路的工作原理结合课加至SB5接通电源后,主持人先按下总复位键SB5,9V工作电压通过件讲授四个复位端R,使四个触发器均复位,Q端输出低电平,Q端的低电平加至或非门IC2的输入端,反相后变为高电平,使四个抢答输入按键的一端为高电平,而四个RS触发器的置1端S通过下控电阻R~R将其置于低电平,41整个电路处于等待状态。
加至SB11例如,号队员按下SB1时,高电平能过当有某一参赛队员,反相为IC2Q输出高电平。
一方面通过号触发器被置位,的IC11S 端,11低电平后使四个抢答按键的一端由高电平变为低电平,使其后按下的按键不能再使它对应的触发器翻转,起到了互锁作用。
目录简易抢答器 (2)一、设计的要求和系统方案: (2)(一)、设计的要求 (2)(二)、系统方案: (2)二、硬件电路 (3)(一)、整体电路图 (3)(二)、功能电路图 (3)三、软件仿真调试 (5)四、总结设计方案特点 (6)参考文献 (7)简易抢答器(电子信息工程技术电信09(1)班,王彪)摘要:本文主要介绍用数电知识,并通过运用74LS系列芯片设计八路抢答器。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出,并与主持人开关相连接,即构成了抢答器的主体电路。
经过布线、接线、调试等工作后数字抢答器成形。
借助较少的外围元件完成抢答的整个过程,设计制作了八路抢答器,设计编程简单,容易理解掌握,且工作稳定可靠。
总体电路简单,易于制作。
关键词:抢答器;简易;稳定一、设计的要求和系统方案:(一)、设计的要求1、抢答器最多可供8名选手参赛,各队分别用一个按钮(分别为S0~S7)控制,并设置一个系统清零和抢答控制开关S,该开关由主持人控制。
2、抢答器具有数据锁存功能,并将锁存数据用LED数码管显示出来,只能由主持人进行清零。
3、开关S作为清零及抢答控制开关(由主持人控制),当开关S被按下时抢答电路清零,松开后则允许抢答。
输入抢答信号由抢答按钮开关S0~S7实现。
(二)、系统方案:1、运用74ls系列芯片构思抢答器需要达到的功能并结合自身的能力,列出了如图1所示的总体框架图。
图1 总体框架2、具体设计方案如下:①接通电源后,主持人将开关拨到"清除"状态,抢答器处于禁止状态,编号显示器和指示灯灭灯,等主持人将开关置“开始”位置后,抢答器处于等待状态,此时可以进行抢答。
②抢答器完成:优先判断抢答的组号,并将编号进行锁存,然后通过译码器将编号显示在七段数码管上。
③如果再次抢答必须由主持人操作"清除"和"开始"状态的开关,即需要主持人清零。
题目:简易抢答器姓名学号系(院)电子电气工程学院班级 P10电气四班指导教师___ _ 职称____副教授_____2012-4-25目录1、设计目的 (3)2、设计要求 (3)3、设计原理 (3)4、设计步骤 (9)5、设计总结 (14)6、心得体会 (14)7、参考文献 (14)简易抢答器1、设计目的抢答器电路设计方案很多,有用专用芯片设计的、有用复杂可编程逻辑电路设计的、有用单片机设计制作的、也有用可编程控制器完成的,但由于专用电路芯片通常是厂家特殊设计开发的,一般不易买到或价格较高,用其它方式设计的需要设计者具有相应的理论知识,并要通过仿真器、应用软件、计算机等辅助设备才能验证完成,不利于设计者的设计和制作。
而有些实际竞赛的场合,只要满足显示抢答有效和有效组别即可,故我打算不用所给的参考电路,而用一片74LS373(8位的数据锁存器)来实现此简易抢答器的功能。
这是一个显示方式简单、价格低廉、经济实用的抢答器。
在要求不高的场合,能完全符合需要。
2、设计要求(1)、抢答器分为8组,每组序号分别为1、2、3、4、5、6、7、8,按键SB0-SB7分别对应8组,抢答者按动本组按键,组号立即在LED显示器上显示,同时封锁其他组的按键信号。
(2)、系统外设清除键,按动清除键,LED显示器自动清零灭灯。
(3)、数字抢答器定时为30s,通过控制键启动抢答器后,要求30s定时器开始工作,发光二级管点亮。
(4)、抢答者在30s内进行抢答,则抢答有效,如果30s定时到时,无抢答者,则本次抢答无效,系统短暂报警。
(5)、抢答者违规显示。
3、设计原理3.1 抢答器总体原理框图如图1所示为总体原理框图。
其工作原理为:接通电源后,主持人将开关FW拨到"清零"状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置;开始"状态,宣布"开始"抢答器工作。
这是个二人抢答器。
帮忙说下工作原理。
电源部分就不用说了。
重点说说运放和那个二极管的作用。
还有那个二极管我感觉应该是稳压二极管吧。
此电路可分为电源、双路可控硅触发、比较器三个部分。
在此不分析电源了。
工作原理:待机状态时,比较器(LM324)的输出为高电平,发光二极管LED4处于亮的状态,K1或K2一旦被按下,如K1按下,则比较器的高电平触发了可控硅SCR1,使之导通。
SCR1导通后电路状态发生了变化:1.LED1亮,表示K1抢答成功;2.比较器的负输入端接入了高电平,比较器输出由高电平翻转为低电平,LED4熄灭;3.由于2的原因,即便K2再按下,由于没有触发需要的高电平了,SCR2不会被触发了,另外由于第一条LDE、SCR支路中的可控硅导通,导致并联回路的电压被箝位,即便有触发脉冲也不能触发另一路的可控硅。
说明:使用前,应适当调整RP中点电平,它决定比较器由待机态翻转的点位值,按可控硅导通后压降2V,LED点亮2V估算,此比较电平应该在4V左右。
电路由抢答成功转到待机状态只能靠关——开一次电源开关SW完成。
实验八 简易多路抢答器的设计一、实验目的1、熟悉优先编码器74LS148和显示译码器74LS47的逻辑功能;2、掌握抢答器的工作原理及设计方法。
二、实验设备及器材1、数字综合实验台 1台2、数字万用表 1块1、 器件:74LS148一片、74LS47两片、发光二极管一个、共阳极数码管一个、74LS279一片(或74LS74双D 触发器两片)以及按钮开关和电阻若干。
三 、设计基本要求1、 该抢答器能同时供8名选手或8个代表队参加比赛,他们的编号分别是0、1、2、3、4、5、6、7,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是S 0、S 1、S 2、S 3、S 4、S 5、S 6、S 7。
2、 给主持人设置一个控制开关,用来控制系统的清零和抢答开始。
3、 抢答器应具有数据锁存和显示功能。
抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED 数码管上显示出选手的编号,同时要封锁输入电路,禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4、 设计完成以上功能的电路,并在实验台上实现。
*可增加扩展功能,如声音提示、限时抢答等,由设计者自行掌握。
四、设计报告要求1、 根据设计要求拟写设计方案,并画出总体框图。
2、 画出逻辑电路图,并叙述其工作原理。
3、 给出测试结果,分析优缺点,并指出改进建议。
五、设计提示1、 显示译码电路部分显示译码电路可采用显示译码器74LS47和共阳极数码管搭接而成。
参考电路如图X 所示:数码管和74LS47的相关资料。
2、抢答电路部分抢答电路可用优先编码器74LS148和按钮开关电路组成,参考电路如图Y 所示。
3、抢答信息存储与控制部分抢答信息存储与控制可由RS 锁存器或D 锁存器组成的数码寄存器完成,如图Z 所示。
图X 译码显示电路清除74LS47BI’/RBO’图Y 抢答电路。
简易抢答器这个简易抢答器,能同时显示声、光、数字三种信号。
图3-30 是它的电路图。
这个电路是按四个组参加竞赛设计的,也可以根据实际需要适当增加几组。
从图中可以看出,它是由四只6-8 伏、0.15安的小电珠、四个抢答按钮开关、一个主考计时按钮开关、一个电铃、4-8节1号电池和一个灯箱组成的。
假如第二组按下抢答按钮开关,电流便从电源正极出发,沿虚线所示方向经过电铃和小电珠B,从电源负极回到电源正极,形成一个完整的回路,所以电铃和小电珠同时发出信号。
当主考人按下计时按钮开关K,电流则沿细线所示形成回路,只有电铃发出信号。
这条支路与其它支路相比,因为没有灯光信号,电阻小,电流大,所以铃声响一些。
做抢答器的电铃比较难一点。
电铃的电磁铁铁芯是两枚直径 5 毫米左右、长35毫米左右的螺栓,备配两个螺帽。
线圈管用牛皮纸卷成,在线圈管的两端,分别装上一个中心有圆孔的方形挡板,挡板可用薄胶木板或浸蜡纸板做成。
线圈用直径0.25 毫米的漆包线绕制,每个800圈。
然后,把两个线圈并联起来。
电磁铁的支架用门窗角铁改制,也可以用废旧铁片做成。
支架上有六个孔,e、e'用来装置电磁铁铁芯;f、f'用来穿过木螺丝装在底板上;g、g'是准备装置弹簧引铁和断续器的。
弹簧引铁用一段一端有孔,经过退火的废钢锯条做成。
它的中间应用锡焊一块做电磁铁支架剩下的铁片,以便电磁铁吸引。
圆孔里装上一枚小螺丝做成铃锤。
断续器的支架用做电磁铁支架剩下的铁片做成,上面有三个孔,a孔装置断续螺丝,b和b'穿过螺栓装在电磁铁支架上。
断续螺丝用直径3毫米、长10 毫米的螺丝和螺帽做成。
螺帽焊在a孔上,螺丝顶端应锉成60°的锥形。
装置断续器还要两块绝缘垫片它可以用薄胶木板(或薄塑料片)做成。
铃盖可以用废旧自行车铃,配上合适的螺丝,以便把它装在底板上。
底板是一块大小合适的木板。
最后,把各个零件装配起来,并接好电路。
接通电源,慢慢调整断续螺钉,使铃锤敲打铃盖的声音合适为止。
简易抢答器实验报告一、数字式抢答器功能概述在举办各种智力竞赛活动中,常常需要确定谁是第一个抢答的人。
数字式抢答器利用电子器件可以准确的解决这一问题。
数字式抢答器允许抢答者在规定的时间范围内进行抢答,可以用数字显示抢先者的序号,并配有相应的灯光指示和声报警功能;对犯规抢答者(指在抢答开始命令下达前抢答者),除用声、光报警外,还应显示出犯规者的序号;若规定抢答时间已过,要告示任何输入的抢答信号均无效,除非重新下达抢答命令。
二、实验目的(1)培养学生灵活运用数字器件实现应用电路的能力。
(2)掌握多路竞赛抢答器电路的设计和调试方法。
三、设计任务与要求设计一个数字式抢答器,具体要求如下:1(要求至少控制四人抢答,允许抢答时间为10秒,输入抢答信号是在“抢答开始”命令后的规定时间内,显示先抢答者的序号,绿灯亮。
2(在“抢答开始”命令前抢答者,显示违规抢答者的序号,红灯亮。
(在“抢答开始”命令发出后,超过规定的时间无人抢答,显示无用字符(可3 自行确定),红灯亮,此时选手不能再进行抢答,显示无用字符。
4(选做:不仅能显示抢答者的序号并且能显示抢答次序。
四、实验仪器及器件NE555 定时器 1片74LS161 4位二进制同步计数器 1片74LS04 六输入非门 2片74LS48 7段显示译码器 2片74LS148 8线—3线优先编码器 1片74LS75 四一锁存器 1片74LS08 四—2输入与门 1片74LS20 二—4输入与非门 1片电源,面包板,万用表,数码管等。
五、实验设计方案1.设计的总体方案本设计电路主要由脉冲产生电路、倒计时电路、锁存电路、编码及译码显示电路组成。
由脉冲产生电路的输出提供计数器的CP脉冲,主持人控制开关以及抢答电路的抢答反馈信号控制计数器的计数使能端。
当主持人按下开关时,计数器开始倒计时,此时若有选手抢答,抢答者的序号经过8线—3线优先编码器后进行锁存,阻止其他选手抢答,然后将锁存信号经过7段显示译码器将抢答者序号显示在数码管上,并且绿灯亮,与此同时,抢答电路对计数电路有一个反馈信号,使计数器停止计数;若主持人按下开关到计时为零的过程中始终没有选手抢答,则倒计时到零时,红灯亮,选手不可以再抢答;若主持人还未按下开关,就有选手抢答,则显示抢答者序号,红灯亮,视为违规抢答。
简易抢答器课的教学设计引言:在现代教育中,为了提高学生的参与度和互动性,教师们常常寻找各种创新教学方式。
本文将介绍一种简单而有效的教学设计——简易抢答器课。
通过使用抢答器,教师可以激发学生的积极性,并提高他们的注意力和思维能力。
本文将分别探讨简易抢答器的意义和目标,设计抢答器课的步骤和教学策略,以及如何评估学生的学习成果。
一、简易抢答器的意义和目标抢答器是一种简单而刺激的工具,能够激发学生的竞争欲望和学习热情。
使用抢答器可以促使学生更积极地参与课堂活动,提高他们的思维敏捷性和反应速度,增强他们的自信心和团队合作意识。
通过设计抢答器课,我们的目标是激发学生的学习兴趣,培养他们的学习能力和解决问题的能力。
二、设计抢答器课的步骤和教学策略1. 确定抢答器的规则和方法:- 确定抢答的形式:可以是个体抢答或小组抢答。
- 设定抢答时间:适当的时间限制可以增加课堂的紧张感和效率。
- 确定抢答者顺序:可以通过随机抽签或其他方式确定抢答的顺序。
2. 准备抢答器材料:- 抢答器可以是简易的手工制品,例如纸牌、标记笔等。
- 为了增加趣味性,还可以设计一些特殊的抢答器道具,例如彩色闪光灯、音效等。
3. 设计题目和问题:- 根据教学内容和学生的学习水平,设计一些有挑战性的问题,既可以检验学生的知识掌握程度,又可以培养他们的思维能力。
- 问题可以是选择题、填空题或简答题等不同类型,以满足学生的不同学习需求。
4. 激发学生的积极性:- 在课堂开始前,引入一些引人入胜的故事或实例,激发学生的好奇心和求知欲。
- 设立奖励机制,例如设置积分系统,给予积分奖励或小礼品,以增加学生的参与度和动力。
5. 提供充分的练习机会:- 在课堂设计中,安排多个抢答环节,鼓励学生多次参与抢答,提高他们的参与度和积极性。
- 可以设置小组竞赛,增加学生的合作意识和团队精神。
三、评估学生的学习成果1. 观察学生的参与度和表现:- 在课堂上,教师应在抢答环节中仔细观察学生的参与度和反应速度。
电子课程设计
——简易抢答器
一、设计任务以及要求--------------------------------------- 1
二、总体框图----------------------------------------------------1
三、选择器件----------------------------------------------------2
四、功能模块---------------------------------------------------17
五、总体设计电路图------------------------------------------19
六、实验感言--------------------------------------------------19
一、设计任务与要求
设计并制作一个简易数字抢答器,具体要求如下:
1)抢答组数分为4组,每组序号分别为1、2、3、4,抢答者按动本组按键,组号立即在LED显示器上显示,同时封锁其他组的按键信号。
2)系统设置外部清除键,按动清除键,LED显示器自动清零。
3)数字抢答器定时为30S,通过控制键启动抢答器后,要求30S定时器开始工作。
二、总体框图
1. 电路原理图:
抢答器原理框图
2. 设计方案:
能够满足以上要求的设计方案很多,图提供了一种参考设计方案的原理框图。
该方案中系统主要由定时电路、8线-线优先编码器、锁存器、译码显示等几个部分组成。
其中定时电路、锁存器及8线-3线优先编码器三部分的时序配合非常重要。
当主持人按下控制按键时,锁存器清零,计数器置数。
当主持人释放控制键时,定时器开始工作,同时锁存器的输出使8线-3线优先编码器使能,编码器等待数据输入,在30S之内,首先按动序号开关的组号立即被锁存到LED显示器上,与此同时,8线-3线有限编码器禁止工作,封锁其他组的按键信号。
若定时时间30S已到而无抢答者,锁定编码器,抢答按键信号无效。
3.模块功能及思路介绍
1)编码/锁存电路
74LS148是8线-3线优先编码器,当输入端是零时,编码器进入工作状态,如果这时输入端至少有一个编码请求信号输入时,在输出端有编码信号输出,同时输出端为零,否则为一;当输入端是一时,优先标志和输出使能均为一编码器处于禁止状态。
当主持人按动开始键时,将锁存器74LS373全部清零,译码驱动电路的输出为0,则输入使能端为0,编码器使能,输入有效。
当主持人释放开始键后,锁存器清零状态,由于输入使能端依然为0,编码器使能,计数器开始计数,抢答开始。
在这期间只要按动任意输入抢答键,编码器输出经锁存器锁存,由显示器显示组号;与此同时,由于有有效输入信号,输入使能端为1,编码器输入禁止,停止编码,封锁其它组的按键输入信号,LED 显示最先按动按键的那个组对应的组号,实现优先抢答功能。
2)定时电路
当主持人按下开始键时,一方面为锁存器74LS373清零,另一方面为30S计数器送入置数信号,计数器完成置数。
当释放开始键后,计数器进行
递减计数,当计数器为0时,高位计数器的输出端输出0,封锁秒脉冲,计
数器停止计数。
三、选择器件
1、器件选择
VCC+5V电压源
单刀双掷开关、单刀单掷开关
74LS00与非门
74LS04
74LS30
74LS32
74LS1488线-3线优先编码器
74LS192
74LS373锁存器
555定时器
LED四段显示器
2、主要器件极其相关功能
二输入四与非门74LS00
74LS00是四2输入与非门,当A端和B端同时输入为1时,Y端输出为0;当A端和B端有一端为0或同时为0时,Y端输出为1。
其逻辑符号,逻辑功能表,内部原理图分别如下:
74LS00的逻辑功能表 74LS00的内部结构
管脚图
74LS04
逻辑符号外引线排列
管脚图
逻辑图
逻辑符号
外引线排列
74LS32真值表达式为:O=A+B
逻辑符号
外引线排列
74LS1488线-3线编码器
功能表
逻辑符号
逻辑图
74LS192 逻辑图
引脚图
74LS192逻辑符号
U1
74LS192D
74LS192是双时钟方式的十进制可逆计数器。
(bcd,二进制),下面我们介绍
74ls192引脚图,74ls192功能表等资料。
CPU为加计数时钟输入端,CPD为减计数时钟输入端。
LD为预置输入控制端,异步预置。
CR为复位输入端,高电平有效,异步清除。
CO为进位输出:1001状态后负脉冲输出,BO为借位输出:0000状态后负脉冲输出。
逻辑功能表如下图:
74LS373
74ls373工作原理简述:
(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);
(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.
锁存端LE 由高变低时,输出端8 位信息被锁存,直到LE 端再次有效。
当三态门使能信号OE为低电平时,三态门导通,允许Q0~Q7输出,OE为高电平时,输出悬空。
引脚图
内部逻辑图真值表如下:
L——低电平;
H——高电平;
X——不定态;
Q0——建立稳态前Q的电平;
G——输入端,与8031ALE连高电平:畅通无阻低电平:关门锁存。
图中OE——使能端,接地。
当G=“1”时,74LS373输出端1Q—8Q与输入端1D—8D相同;
当G为下降沿时,将输入数据锁存
逻辑符号
555定时器
国产双极型定时器CB555电路结构图。
它是由比较器C1和C2,基本RS触发器和集电极开路的放电三极管T D三部分组成。
V H是比较器C1的输入端,v12是比较器C2的输入端。
C1和C2的参考电压V R1和V R2由V CC经三个五千欧电阻
分压给出。
在控制电压输入端V CO悬空时,V R1=2/3V CC,V R2=1/3V CC。
如果V CO外接固定电压,则V R1=V CO,V R2=1/2V CO.R D是置零输入端。
只要在R D端加上低电平,输出端v0便立即被置成低电平,不受其他输入端状态的影响。
正常工作时必须使R D处于高电平。
图中的数码1—8为器件引脚的编号。
555定时器管脚图
555定时器是一种中规模集成电路,只要在外部配上适当阻容元件,就可以方便地构成脉冲产生电路和整形电路。
555集成定时器由五个部分组成:
1、基本RS 触发器:由两个“与非”门组成
2、比较器:C1、C2是两个电压比较器
3、分压器:阻值均为5千欧的电阻串联起来构成分压器,为比较器C1和C2提供参考电压。
4、晶体管开卷和输出缓冲器:晶体管VT 构成开关,其状态受Q 端控制。
输出缓冲器就是接在输出端的反相器G3,其作用是提高定时器的带负载能力和隔离负载对定时器的影响。
555定时器基本功能:
当0=R 时,1=Q ,输出电压OL o V V =为低电平,VT 饱和导通。
当1=R 时,CC TH V V 32>时,CC TR V V 3
1
>时,C1输出低电平,C2输出高电平,
1=Q ,Q =0,OL o V v =,D T 饱和导通。
当1=R 、CC TH V V 32<、CC TR V V 3
1
>时,C1、C2输出均为高电平,基本RS
触发器保持原来状态不变,因此o v 、VT 也保持原来状态不变。
当1=R 、CC TH V V 32<、CC TR V V 3
1
<时,C1输出高电平,C2输出低电平,0=Q ,
Q =1,OH o V v =,VT 截止。
555定时器功能表
NE555结构图
四、功能模块
1、各模块功能及相关原理图
1)编码/锁存电路
74LS148是8线-3线优先编码器,当输入端是零时,编码器进入工作状态;当输入端是一时,优先标志和输出使能均为一编码器处于禁止状态。
当主持人按动开始键时,将锁存器74LS373全部清零,译码驱动电路的输出为0,则输入使能端为0,编码器使能,输入有效。
当主持人释放开始键后,锁存器清零状态,由于输入使能端依然为0,编码器使能,计数器开始计数,抢答开始。
在这期间只要按动任意输入抢答键,编码器输出经锁存器锁存,由显示器显示组号;与此同时,由于有有效输入信号,输入使能端为1,编码器输入禁止,停止编码,封锁其它组的按键输入信号,LED 显示最先按动按键的那个组对应的组号,实现优先抢答功能。