计算机组成实验报告一 算术逻辑实验

实验一：数字逻辑——交通灯系统设计子实验1：7 段数码管驱动电路设计（1）理解利用真值表的方式设计电路的原理；（2）利用Logisim 真值表自动生成电路的功能，设计一个 7 段数码管显示驱动。

二、实验方案设计7 段数码管显示驱动的设计方案：（1）输入：4 位二进制（2）输出：7 段数码管 7 个输出控制信号（3）电路引脚：（4）实现功能：利用 7 段数码管显示 4 位二进制的 16 进制值（5）设计方法：由于该实验若直接进行硬件设计会比较复杂，而7 段数码管显示的真值表较容易掌握，所以我们选择由真值表自动生成电路的方法完成该实验。

先分析设计 7 段数码管显示驱动的真值表，再利用Logisim 中的“分析组合逻辑电路”功能，将真值表填入，自动生成电路。

（6）真值表的设计：由于是 4输入 7输出，真值表共有 16 行。

7输出对应 7个引脚，所以需要依次对照LED 灯的引脚顺序进行设计，如下图所示（注意LED 的引脚顺序）：三、实验步骤（1）在实验平台下载实验框架文件RGLED.circ；（2）在Logisim 中打开RGLED.circ 文件，选择数码管驱动子电路；（3）点击“工程”中的“分析组合逻辑电路”功能，先构建4输入和7输出，再在“真值表”中，将已设计好的真值表的所有数值仔细对照着填入表格中，确认无误后点击“生成电路”，自动生成的电路如下图所示：（4）将子电路封装为如下形式：（5）进行电路测试：·自动测试在数码管驱动测试子电路中进行测试；·平台评测自动测试结果满足实验要求后，再利用记事本打开RGLED.circ 文件，将所有文字信息复制粘贴到Educoder 平台代码区域，点击评测按钮进行测试。

四、实验结果测试与分析（1）自动测试的部分结果如下：（2）平台测试结果如下：综上，本实验测试结果为通过，无故障显示。

本实验的关键点在于：在设计时需要格外注重LED 灯的引脚顺序，保证0-9 数字显示的正确性，设计出正确的真值表。

计算机组成实验报告:算术逻辑运算姓名(学号):组号: 18 试验日期:2011/11/111·实验目的: 了解运算器的组成结构及工作原理，学习运算器的设计方法，掌握简单运算器的数据传输通路，验证运算功能发生器74LS181的组合功能。

2·试验仪器: TDN-CM++教学实验系统一套3·实验原理：由两片181器件组成8位算术逻辑运算器，8位数据开关提供运算器的操作数，通过三态门（SW-B）的控制信号送入数据总线，由LDDR1•T4或LDDR2•T4控制信号分别打入DR1或DR2锁存器，置入181数据输入端A、B。

然后由181的S0、S1、S2、S3、M、CN控制信号，进行运算（有32种运算，功能表在34页），结果由181的F端输出，通过三态门（ALU-B）的控制信号送入数据总线。

例如5+3的操作图2.6-1 运算器通路图掌握主要的控制信号的作用：SW-B、ALU-B、LDDR1、LDDR2、T4、S0、S1、S2、S3、M、CN4·实验步骤：（1）按图连接电路，检查无误（图中有小圆圈标明的需要用户连接）算术逻辑实验接线图（2）打开电源开关（3）用输入开关向暂存器DR1置数：拨动输入开关形成二进制数01100101。

亮灯为0，熄灯为1。

使用SWITCH UNIT单元中的开关SE-B=0、ALU-B=1、LDDR1=1、LDDR2=0。

按动微动开关KK2，将二进制数01100101置入DR1中。

（4）用输入开关向暂存器DR2置数：拨动输入开关形成二进制数10100111。

SW-B=0、ALU-B=1保持不变，改变LDDR1、LDDR2，使LDDR1=0、LDDR2=1。

按动微动开关KK2，将10100111置入DR2中。

（5）检验DR1和DR2中存在的数是否正确：关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），并使LDDR1=0，LDDR2=0，关闭寄存器。

《计算机组成原理》实验报告实验名称：算术逻辑运算实验班级：学号：姓名：一、实验目的1、了解运算器芯片（74LS181）的逻辑功能2、掌握运算器数据的载入、读取方法，掌握运算器工作模式的设置3、观察在不同工作模式下数据运算的规则二、实验设备1、YY—Z02计算机组成原理实验仪一台。

2、排线若干。

3、PC微机一台。

三、实验原理1、74LS181封装图A0~A3：第一组操作数据输入端B0~B3：第二组操作数据输入端F0~F3：操作结果数据输出端S0~S3：操作功能控制端Cn：低端进位接受端Cn4：高位进位输出端M：算术/逻辑功能控制端2、74LS181逻辑功能控制表逻辑功能控制表 3、算术逻辑运算部件原理图、算术逻辑运算部件原理图四、实验结果记录1、连线准备（1）把输入、输出单元（INPUT/OUTPUT INPUT/OUTPUT UNITUNIT ）的IO-R 、IO-W 与手动控制开关单元（MANUAL UNIT ）的IO-R 、IO-W 相连接相连接（2）（INPUT/OUTPUT UNIT ）的Ai 接地接地（3）把算术逻辑部件（ALU UNIT ）的S3-S0、M 、Ci 与手动控制开关单元（MANUAL UNIT ）的S3-S0、M 、Ci 相连接相连接（4）把算术逻辑部件（ALU UNIT ）的B-DA1、B-DA2、ALU-B 手动控制开关单元（MANUAL UNIT ）的B-DA1、B-DA2、ALU-B 相连接相连接2、记录结果（包含采集结果前的动作）1、数据送入过程（1）把开关IO-R 、IO-W 、B-DA1、B-DA2、ALU-B 拨上，确保为高电平，使这些信号处于无效状态于无效状态（2）在输入数据的开关上拨好输入数据代码，如“00010001” （3）把输入控制信号IO-R 开关拨下成低电平开关拨下成低电平（4）把第一组数据输入控制信号B-DA1的开关拨动一次，即实现“1“1-0--0--0-1”1”，产生一个负脉冲，作用是把数据送人第一数据寄存器DA1中 2、数据运算过程（1）按照不同的算术/逻辑运算功能，拨好S3-S0、M 、Ci （2）把ALU-B 控制信号开关拨下呈现低电平，这时运算结果送到总线，在总线指示灯上可观察到此数据可观察到此数据 3、实验结果记录DA1 DA2 S3-S0 M=0(算术) M=1（逻辑运算）运算） Ci=1 Ci=0 00110101 10100111 0000 00110101 00110110 11001010 00110101 10100111 0001 10110111 10111000 01001000 00110101 10100111 0010 01111101 01111110 10000010 00110101 10100111 0011 11111111 00000000 00000000 00110101 10100111 0100 01000101 01000110 11011010 00110101 10100111 0101 11000111 11001000 01011000 00110101 10100111 0110 10001101 10001110 10010010 00110101 10100111 0111 00001111 00010000 00010000 00110101 10100111 1000 01011010 01011011 11101111 00110101 10100111 1001 11011100 11011101 01101101 00110101 10100111 1010 10100010 10100011 10100111 00110101 10100111 1011 00100100 00100101 00100101 00110101 10100111 1100 01101010 01101011 11111111 00110101 10100111 1101 11101100 11101101 01111101 00110101 10100111 1110 10110010 10110011 10110111 00110101 10100111 1111 00110100 00110101 00110101 五、实验总结与心得体会（1）在连线时一定要非常仔细小心，一旦连错的话，实验根本无法进行）在连线时一定要非常仔细小心，一旦连错的话，实验根本无法进行 （2）通过这次实验使自己对计算机内的算术/逻辑运算有了更进一步的了解逻辑运算有了更进一步的了解。

西华大学数学与计算机学院实验报告课程名称：计算机组成原理年级：2011级实验成绩：指导教师：祝昌宇姓名：蒋俊实验名称：算术逻辑运算单元实验学号：312011*********实验日期：2013-12-15一、目的1. 掌握简单运算器的数据传输方式2. 掌握74LS181的功能和应用二、实验原理（1）ALU单元实验构成1、结构试验箱上的算术逻辑运算单元上的运算器是由运算器由2片74LS181构成8字长的ALU 单元。

2、2片74LS373作为2个数据锁存器（DR1、DR2），8芯插座ALU-OUT作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。

3、运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。

（2）ALU单元的工作原理数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线上的数据打入锁存器DR1。

同样，使EDR2为低电平，并且D2CK有上升沿时，把来自数据总线上的数据打入锁存器DR2。

算术逻辑运算单元的核心是由2片74LS181构成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。

当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。

由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。

输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；ALU-O为高电平时，74LS244的输出为高阻。

图1 算术逻辑单元原理图三、使用环境计算机组成原理实验箱四、实验步骤（一）．逻辑或运算实验1．把ALU-IN（8芯的盒型插座）与CPT-B板上的二进制开关单元中J1插座相连（对应二进制开关H16~H23）, 把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。

实验三32位ALU设计实验一、实验目的学生理解算术逻辑运算单元（ALU）的基本构成，掌握Logisim 中各种运算组件的使用方法，熟悉多路选择器的使用，能利用前述实验完成的32位加法器、Logisim 中的运算组件构造指定规格的ALU 单元。

二、实验原理、内容与步骤实验原理、实验内容参考：1、32位加法功能的原理与设计1)设计原理1，被加数A（32位），2，被加数B（32位），3，前一位的进位CIN（1位），4，此位二数相加的和S（32位），5，此位二数相加产生的进位COUT（1位）。

要实现32位的二进制加法，一种自然的想法就是将1位的二进制加法重复32次（即逐位进位加法器）。

这样做无疑是可行且易行的，但由于每一位的CIN都是由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算；第3位必须在第2位计算出结果后，才能开始计算，等等。

而最后的第32位必须在前31位全部计算出结果后，才能开始计算。

这样的方法，使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。

2)电路设计32位加法功能2、32位减法功能的原理与实现1)变减法为加法的原理1.在Y引脚处使用求补器（32位），即可变减法为加法2.用构造好的32位加法器。

Y各位取反，C0取1，即可达到减法变加法。

无符号数的减法溢出，带加减功能的ALU的进位取反后表示，有符号数的减法溢出，仍然用最高位和符号位是否相等来判断2)电路设计32位减法功能3、加减溢出检测的设计（不考虑乘除法）1）有符号数溢出的设计有符号数溢出的设计2）无符号数溢出的设计无符号数溢出的设计4、移位的原理与设计1）逻辑移位逻辑移位2）算术移位算术移位5、逻辑运算功能的原理与设计2）与、或、异或、或非逻辑6、大于、等于、小于功能设计大于、等于、小于功能设计7、AluOP的控制原理与设计1）原理：AluOP的控制原理与设计8、总电路设计图算术逻辑运算单元ALU三、实验结论及分析（实验完成功能情况、存在问题分析或改进思路、自己的心得体会等。

实验一、运算实验算术逻辑一、实验目的1、掌握简单运算器的数据传送通路2、验证运算功能发生器（74LS181）的组合功能二、实验设备CCT-IV计算机组成原理教学实验系统一台，排线若干。

三、实验原理实验中的运算器由两片74LS181构成。

运算器的输出经过一个三态门74LS245和数据总线相连，运算器的两个数据输入端，分别由二个锁存器74LS273锁存，锁存器的输入端和数据总线相连，数据输入输出都通过总线完成；数据显示灯（“BUS UNIT”）与数据总线相连，用来显示数据总线内容。

实验中的数据输入由数据开关（“INPUT DEVICE”）给出，并经过三态门74LS245和数据总线相连，数据输出可以经总线输出至七段数码管（“OUTPUT DEVICE”）显示S3S2S1S0MLDDR1 T4 LDDR2SW-B图1-2运算器数据通路图1－2中T4为脉冲信号，其它均为电平信号。

在实验中，只需将“W/R UNIT”的T4接至“STATE UNIT”的微动开关ＫＫ２的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3、S2、S1、S0、Cn、M、LDDR、ALU-B、SW-B各电平控制信号用“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1，LDDR2为高电平有效进位控制运算的实验，是在前面实验的基础上增加进位控制部分（如1-3图所示），其中181的进位进入一个74锁存器，其写入是由T4的AR信号控制，T4是脉冲信号，实验时将T4连至“STATE UNIT”的微动开关KK2上。

AR是电平控制信号，可用于实现带进位控制实验，而T4脉冲是将本次运算的进位结果锁存到进位锁存器中。

四、实验内容1、按图1-1实验接线图连接线路，仔细查线无误后，接通电源。

2、用二进制数码开关分别向DR1和DR2寄存器臵数01100101，10100111。

①打开数据输入三态门SW-B=0 关闭运算器输出三态门ALU-B=1②向寄存器DR1传送数据，数据开关臵01100101，LDDR1=1，LDDR2=0，按下KK2，产生T4信号③向寄存器DR2传送数据，数据开关臵10100111，LDDR1=0，LDDR2=1，按下KK2，产生T4信号④关闭数据输入三态门SW-B=1，打开运算器输出三态门ALU-B=0⑤当臵S3、S2、S1、S0、M为11111时，总线指示灯DR1中的数，而臵成10101时总线指示DR2中的数。

一、实验目的1. 理解算术逻辑单元（ALU）的基本原理和功能。

2. 掌握ALU的设计方法和实现过程。

3. 通过实验加深对计算机组成原理的理解。

二、实验原理算术逻辑单元（ALU）是计算机中执行算术运算和逻辑运算的核心部件。

它主要完成加、减、乘、除等算术运算以及与、或、非、异或等逻辑运算。

ALU的设计和实现是计算机组成原理中的基础内容。

三、实验内容1. 设计一个8位ALU，能够完成加、减、乘、除、与、或、非、异或等运算。

2. 使用Verilog HDL语言实现该ALU。

3. 在FPGA平台上进行测试，验证ALU的功能。

四、实验步骤1. 分析ALU的功能需求，确定输入和输出信号。

2. 设计ALU的内部结构，包括运算单元、控制单元和寄存器。

3. 使用Verilog HDL语言编写ALU的代码。

4. 在FPGA平台上进行测试，验证ALU的功能。

五、实验结果与分析1. 实验结果根据实验要求，我们设计了一个8位ALU，能够完成加、减、乘、除、与、或、非、异或等运算。

以下是部分实验结果：（1）加法运算输入：A = 10101010，B = 11001100输出：10111010（2）减法运算输入：A = 11001100，B = 10101010输出：01010100（3）乘法运算输入：A = 10101010，B = 11001100输出：1111100000（4）除法运算输入：A = 11111111，B = 10000000输出：11111111（5）与运算输入：A = 10101010，B = 11001100输出：10001000（6）或运算输入：A = 10101010，B = 11001100输出：11101110（7）非运算输入：A = 10101010输出：01010101（8）异或运算输入：A = 10101010，B = 11001100输出：011001102. 实验分析通过实验，我们成功设计并实现了8位ALU。

计算机组成原理实验报告⼀算术逻辑运算器算术逻辑运算器⼀．实验⽬的与要求试验⽬的：1、掌握算术运算器单元ALU（74LS181）的⼯作原理。

2、掌握简单运算器的数据传送通道。

3、验算由74LS181等组合逻辑电路组成的运算功能发⽣器运算功能。

4、能够按给定数据，完成实验指定的算术／逻辑运算。

试验要求：按练习的要求输⼊数据和完成相应的操作，将实验结果填⼊表格⼆．实验⽅案1、按实验连线图接好线，仔细检查正确与否，⽆误后才接通电源。

2、⽤⼆进制数据开关分别向DR1寄存器和DR2寄存器置数。

3、通过总线输出DR1寄存器和DR2寄存器的内容。

4、⽐较实验结果和理论值是否⼀致，如果不⼀致，就分析原因，然后重做。

三．实验结果练习⼀表1.1.2练习⼆表1.1.31.实验结果分析●实验结果和理论值⼀致，讲明实验操作过程正确，实验结果准确⽆误。

2.结论●要有理论基础才可以做好实验的每⼀步，所以，平时⼀定要学好理论知识。

3.问题与讨论我们这个⼩组，在做第⼆个实验时就遇到了很多问题，就是我们我⽆论输⼊什么显⽰灯都不变，然后我们就互相讨论，但是还是没办法解决，后来问了⽼师才知道我们插错线。

4.实验总结（1）以前没有做过这种实验，所以实验前我做了充分的预习。

但预习毕竟不是实际操作，经常会在想实际情况会是什么样，在实际操作过程中我遇到了不少的困难，例如我做第⼆个实验时就插错线，幸好在⽼师的帮助下还加上⾃⼰的思考，终于把问题解决掉了。

我觉得，实验前⽼师应该做些⽰范给我们看，这样我们会学得更快。

（2）在做表1.1.4的实验时，不知道怎样查出S3、S2、S1、S0、M、Cn的值，问周围的同学，他们也不知道。

因为这个很重要，直接影响到后⾯的实验，所以请教了⽼师。

经过⽼师的解释后，我顺利地完成了后⾯的实验。

5.思考题1)写出本实验中的各控制端的作⽤。

答：S0 S1 S2 S3（它们共同决定运算器执⾏哪⼀种运算）M(决定是算术运算还是逻辑运算). CN(表⽰有⽆进位) SW-B(输⼊三态门控制“INPUT DEVICE”中的⼋位数据开关D7-D0的数据是否送到数据总线BUS上) ALU-B（输出三态门，控制运算器的运算结果是否送到数据总线BUS）LDDR1 LDDR2 （寄存器，寄存数据）2)在实验中哪些控制端⾼电平有效，哪些低电平有效?答：⾼电平有效（LDDR1 LDDR2）低电平有效（CN ALU-B SW-B）3)在实验正常的输⼊和输出操作中，SW-B和ALU-B为什么不能同时为0的状态?答：ALU-B SW-B都是低电平有效，如果同时为低电平，这将导致数据⼀边输⼊⼀边输出。

淮海工学院计算机工程学院实验报告书课程名：《计算机组成原理》题目：实验一算术逻辑运算实验班级：学号：姓名：1、目的与要求1）掌握简单运算器的组成以及数据传送通路。

2）验证运算功能发生器（74LS181）的组合功能。

2、实验设备ZYE1601B计算机组成原理教学实验箱一台，排线若干。

3、实验步骤与源程序l) 按图1连接实验线路，仔细检查无误后，接通电源。

(图中DB表示数据总线，接线时应注意高低位一一对应)。

图1 算术逻辑运算实验接线图2) 用二进制数码开关向DR1和DR2寄存器置数。

具体操作步骤图示如下：检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（SW_G=1），打开ALU输出三态门（ALU_G=0）。

当设置S3、S2、S1、S0、M的状态为11111时，总线指示灯显示DR1中的数，而设置成10101时总线指示灯显示DR2中的数。

3) 验证74LS181的算术运算和逻辑运算功能（采用正逻辑）在给定DR1=C1、DR2=43的情况下，改变运算器的控制电平组合，观察运算器的输出，填入下表1中，并和理论值进行比较、验证74LS181的功能。

4、测试数据与实验结果表l运算器功能实验表5、结果分析与实验体会１、比较理论值和实际测量值发现74181ALU有两种工作方式，对正逻辑操作来说，算术运算称正逻辑操作，对于负逻辑操作数来说，正好相反。

由于S0－S3有16种状态组合，因此对正逻辑输入与输出而言，有16种算术运算功能和16种逻辑算术功能。

实验测量值是采用正逻辑，而理论值是采用的负逻辑。

经比较，实验结果与理论值是一致的。

２、最低位的进位对逻辑运算的影响？最低位C0的进位对逻辑运算没有影响。

３、遇到的问题及解决办法：遇到的问题主要是完成四种常用的逻辑运算时，运用上面得出的结果，推理出S3S2S1S0的值时不顺利，最后还是在一次次的试验过程中得出了最后的结论。

４、体会：第一次做这种实验，对电路各部位不熟悉，所以第一次连线连错了。

计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求：目的：①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。

②掌握简单运算器的数据传输通道。

③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。

④能够按给定数据，完成实验指定的算术/逻辑运算。

要求：完成实验接线和所有练习题操作。

实验前，要求做好实验预习，掌握运算器的数据传送通道和ALU 的特性，并熟悉本实验中所用的模拟开关的作用和使用方法。

实验过程中，要认真进行实验操作，仔细思考实验有关的内容，把自己想得不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。

实验完成后，要求每个学生写出实验报告。

2. 实验方案：1．两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。

2．8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连，运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连，DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。

寄存器的输入端于数据总线相连。

3．8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据，并经过一个输出三态门（74LS245）与数据总线相连。

数据显示灯（BUS UNIT）已与数据总线相连，用来显示数据总线上所内容。

4．S3、S2、S1、S0是运算选择控制端，由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。

5．M是算术/逻辑运算选择，M＝0时，执行算术运算，M＝1时，执行逻辑运算。

6．Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。

逻辑运算与进位无关。

7．ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。

低电平有效。