下载文档原格式
【报告】卷积码实验报告一、实验目的本次卷积码实验的主要目的是深入理解卷积码的编码与译码原理，掌握其在数字通信系统中的应用，并通过实际实验操作和结果分析，评估卷积码的纠错性能和对通信质量的改善效果。
二、实验原理（一）卷积码的基本概念卷积码是一种有记忆的非分组码，它将输入的信息序列经过特定的编码器生成输出的码序列。
卷积码的编码过程不仅取决于当前输入的信息位，还与之前的若干个信息位有关。
（二）编码原理卷积码的编码器通常由若干个移位寄存器和模 2 加法器组成。
输入的信息位在时钟的控制下依次进入移位寄存器，同时与寄存器中的内容进行模 2 加法运算，生成输出的编码位。
（三）译码原理卷积码的译码方法有多种，常见的有维特比译码算法。
维特比译码算法基于最大似然准则，通过在码的网格图上寻找最有可能的路径来实现译码。
三、实验环境与设备本次实验在计算机上进行，使用了以下软件和工具：1、 MATLAB 编程环境，用于实现卷积码的编码、传输和译码过程，并进行性能分析。
2、通信系统仿真工具，用于构建通信系统模型，模拟信号的传输和接收。
四、实验步骤（一）编码实现1、在 MATLAB 中定义卷积码的编码器结构，包括移位寄存器的数量和连接方式，以及模 2 加法器的位置。
2、编写编码函数，输入信息序列，按照编码器的工作原理生成编码后的序列。
（二）信道传输1、模拟加性高斯白噪声信道，设置不同的信噪比条件。
2、将编码后的序列通过信道传输，引入噪声干扰。
（三）译码实现1、使用维特比译码算法对接收序列进行译码。
2、编写译码函数，输入接收序列和信道参数，输出译码后的信息序列。
（四）性能评估1、计算误码率，即错误译码的比特数与总传输比特数的比值。
2、绘制误码率曲线，分析卷积码在不同信噪比条件下的纠错性能。
五、实验结果与分析（一）不同卷积码参数对性能的影响1、改变卷积码的约束长度，观察其对纠错性能的影响。
结果表明，约束长度越长，卷积码的纠错能力越强，但编码效率会有所降低。
维特比（Viterbi）译码算法是一种常用于纠错码解码的动态规划算法，它用于找到给定接收信号中最有可能的发送序列，从而纠正错误。
维特比算法在通信领域和编码理论中广泛应用，特别是在卷积码和循环码等纠错码的解码过程中。
维特比译码算法的基本思想是，在接收到一串含有噪声的数据后，找到最有可能的原始数据序列，以最小化解码错误。
这个算法利用了动态规划的思想，通过逐步迭代地考虑所有可能的状态转移路径，选择最有可能的路径，从而找到最佳的发送序列。
下面是维特比译码算法的基本步骤：
1. **初始化：** 初始化第一个时间步的状态，通常为接收到的第一个数据。
将各个状态的初始路径度量设为接收到的数据与可能发送数据之间的距离（如汉明距离等）。
2. **递归计算：** 对每个时间步，计算到达每个状态的路径度量，考虑从前一个时间步到当前状态的所有可能路径。
选择最小路径度量作为当前状态的路径度量，并记录最佳路径。
3. **回溯：** 在最后一个时间步结束后，通过回溯最小路径度量，找到最佳路径，即最可能的发送序列。
维特比算法适用于许多不同类型的纠错码，包括卷积码、循环码等。
在实际应用中，它可以帮助恢复传输中的错误，提高通信系统的可靠性。
需要注意的是，维特比算法的复杂性会随着状态数和时间步数的增加而增加，因此在实际应用中，可能会通过一些优化策略来减少计
算复杂性，例如利用部分距离计算、并行计算等。
维特比译码算法在通信系统和编码理论中是一个重要的概念，如果你希望了解更多关于维特比算法的详细内容和数学推导，可以参考相关的通信和编码领域的教材和研究论文。
卷积码在CDMA中使用，表示方式包含多项式表示法，状态转移图法和网格图法。
编码器：n （编码后输出的码字长度）（模二加法器个数）k （输入的比特信息长度）（每个寄存器的位数）L （约束长度/记忆深度）（寄存器个数）R表示为R = k/n。
莫二加法器以寄存器的数位为单位进行选取计算，计算方式自定义，形成网格图作为码本莫二加法运算，等同于“异或”运算。
两个序列按位相加，即两个序列中对应位相加，不进位。
效果是相同为0，不同为1。
例: 1+1 = 0+0 = 01+0 = 0+1 = 10 1 0 1+ 0 0 1 1──────0 1 1 0下图是输出码长n=2，输入比特k=1，记忆深度L=2的，（2,1,2）卷积码编码器。
如编码序列“0 1 1 0 0”在图中的序列如下：汉明距离两个二进制数之间进行逐位对比，得到不同的个数如1000，与1100为1，与1110为2，与1111为3维特比算法综合状态之间的转移概率和前一层各状态的概率情况计算出概率最大的状态转换路径，从而推断出隐含状态的序列的情况。
的分支度量（汉明距离）。
其中有两条路径的分支量度为0。
3.寻找最大似然路径 - 译码过程维特比算法的关键点在于，接收机可以使用分支度量和先前计算的路径度量递推地计算当前状态的路径度量。
初始时，状态00代价为0，其它状态代价为正无穷（∞）。
算法的主循环由两个主要步骤组成：首先计算下一时刻监督比特序列的分支度量，然后计算该时刻各状态的路径度量。
路径度量的计算可以认为是一个“加-比-选”的过程1)将分支度量与上一时刻状态的路径度量相加。
2)每一状态比较来自前一时刻状态可达到的所有路径（只有两条这样的路径进行比较）3)每一状态删除其余到达路径，选择最小度量的路径保留（称为幸存路径/存活路径）若进入某个状态的部分路径中，有两条路径的度量值相等，则可以任选其一作为幸存路径。
下图显示了维特比译码的过程。
此例接收到的位序列为11 10 11 00 01 10（偷偷告诉你:这是有误码的信息）此时，产生了具有相同路径度量的四个不同路径，通向这四个状态的任一路径都是可能发送的比特序列（它们都具有度量为2的汉明距离）。
请简述卷积码译码的维特比算法
卷积码译码的维特比算法是一种概率译码方法，通过计算接收序列的每个可能的发送序列的概率，然后选择具有最大概率的发送序列作为译码输出。
具体步骤如下：
1. 计算每个时刻每个状态下的分支度量。
2. 对于每个时刻，计算每个状态下的部分路径和。
3. 将部分路径和与该时刻的接收路径进行比较，计算汉明码距离。
4. 选择具有最小汉明码距离的状态作为幸存路径。
5. 将幸存路径的最后一个时刻作为输出，并删除所有其他路径。
6. 重复步骤3-5，直到所有接收序列都被译码。
该算法的核心思想是“加、比、选”，即先将每个时刻每个状态下的分支度量进行累积，然后比较每个时刻每个状态下的部分路径和，选择具有最小汉明码距离的状态作为幸存路径。
通过重复执行这些步骤，最终得到译码输出。
实验九 (2,1,5）卷积码编码译码技术一、实验目的1、掌握(2,1,5）卷积码编码译码技术2、了解纠错编码原理。
二、实验内容1、(2,1,5）卷积码编码。
2、(2,1,5）卷积码译码。
三、预备知识1、纠错编码原理。
2、(2,1,5）卷积码的工作原理。
四、实验原理/卷积码是将发送的信息序列通过一个线性的，有限状态的移位寄存器而产生的编码。
通常卷积码的编码器由K级（每级K比特）的移位寄存器和n个线性代数函数发生器（这里是模2加法器）组成。
若以（n,k,m）来描述卷积码，其中k为每次输入到卷积编码器的bit数，n 为每个k元组码字对应的卷积码输出n元组码字，m为编码存储度，也就是卷积编码器的k元组的级数，称m+1= K为编码约束度m称为约束长度。
卷积码将k 元组输入码元编成n元组输出码元，但k和n通常很小，特别适合以串行形式进行传输，时延小。
与分组码不同，卷积码编码生成的n元组元不仅与当前输入的k元组有关，还与前面m-1个输入的k元组有关，编码过程中互相关联的码元个数为n*m。
卷积码的纠错性能随m的增加而增大，而差错率随N的增加而指数下降。
在编码器复杂性相同的情况下，卷积码的性能优于分组码。
编码器随着信息序列不断输入，编码器就不断从一个状态转移到另一个状态并同时输出相应的码序列，所以图3所示状态图可以简单直观的描述编码器的编码过程。
因此通过状态图很容易给出输入信息序列的编码结果，假定输入序列为110100，首先从零状态开始即图示a状态，由于输入信息为“1”，所以下一状态为b并输出“11”，继续输入信息“1”，由图知下一状态为d、输出“01”……其它输入信息依次类推，按照状态转移路径a->b->d->c->b->c->a输出其对应的编码结果“”。
译码方法⒈代数代数译码是将卷积码的一个编码约束长度的码段看作是[n0(m+1），k0(m+1)]线性分组码，每次根据（m+1）分支长接收数字，对相应的最早的那个分支上的信息数字进行估计，然后向前推进一个分支。
摘要在数字通信系统中，通常采用差错控制编码来提高系统的可靠性。
自P．Elias 首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。
目前，卷积码已广泛应用在无线通信标准中，如GSM，CDMA2000和IS-95等无线通信标准中。
针对N-CDMA数据传输过程中的误码问题,本文论述了旨在提高数据传输质量的维特比译码器的设计。
虽然Viterbi译码复杂度较大，实现较为困难，但效率高，速度快。
因此本文着重分析和讨论了1/2速率的（2,1,9）卷积码编码和其Viterbi译码算法。
深入研究卷积码编码原理和Viterbi算法原理后，提出了（2,1,9）卷积码编码以及Viterbi算法的初始化、加—比—选和回溯设计方案，运用查表的方法,避免了大量繁琐计算,使得译码简洁迅速,译码器的实时性能良好。
并充分利用TMS320C54X系列DSP芯片，用汇编语言完成了（2,1,9）卷积码编码和Viterbi 译码的程序。
关键词：差错控制编码、卷积码、Viterbi译码、TMS320C54X、DSPAbstractIn digital communication systems, error control coding is usually used to improve system reliability. Since P.Elias put forward the convolutional coding the first time, the coding is still showing strong vitality.,has become widely used in satellite communications, wireless communications and many other communication systemsas a kind of channel coding method. such as GSM, CDMA2000 and has been a wireless communication standards of IS-95.In view of the error problem in the process of N-CDMA data transmission, this paper discusses the aims to improve the quality of data transmission of victor design than the decoder.Although Viterbi decoding complexity is bigger, more difficult to achieve, but high efficiency and fast speed. So this article emphatically analyzed and discussed the 1/2 rate (2,1,9) convolution code coding and its Viterbi decoding algorithm. In-depth study on principle of convolution code coding and Viterbi algorithm, proposed the convolution code coding and Viterbi algorithm (2,1,9) initialization, add - than - choose and back design, using look-up table method, to avoid a large amount of tedious calculation, the decoding and quick, good real-time performance of the decoder. Make full use of the series of TMS320C54X DSP chip, using assembly language to complete the（2,1,9）convolution code coding and Viterbi decoding process.Keywords: error control coding, convolutional code, Viterbi decoding, TMS320C54X目录摘要 (1)Abstract (2)目录 (3)1.绪论 (1)1.1 移动通信及N-CDMA背景 (1)1.2 数字通信概述 (1)1.3 卷积编码与译码的发展 (3)1.4 主要研究工作 (3)2.DSP与CCS简介 (5)2.1 DSP概述 (5)2.1.1 DSP的主要特点 (5)2.1.2 CSSU单元概述 (7)2.2 CCS概述 (8)2.3 本章小结 (8)3.卷积码的理论基础 (9)3.1 卷积码的概述 (9)3.1.1 卷积码基本原理 (9)3.1.2 卷积码的纠错能力 (9)3.1.3 卷积码的表示方法 (10)3.2 Viterbi译码的概述 (11)3.3 本章小结 (14)4．卷积编码的实现 (15)4.1 (2,1,9)卷积码编码 (15)4.1.1 (2,1,9)卷积码编码设计方案 (15)4.1.2 (2,1,9)卷积码编码流程图 (16)4.1.3 (2,1,9)卷积编码程序实现 (16)4.1.4 (2,1,9)的程序仿真 (17)4.2 (2,1,9)卷积码状态转换表 (17)4.2.1 (2,1,9)卷积码状态转换表的设计算法 (18)4.2.2 (2,1,9)卷积码状态转换表的流程图 (18)4.2.3 (2,1,9)卷积码状态表 (18)4.2.4 (2,1,9)卷积码状态表的蝶形结构 (21)4.3 本章小结 (22)5. Viterbi译码的实现 (23)5.1 Viterbi译码基础 (23)5.2 Viterbi译码算法 (23)5.3 变量定义情况 (25)5.4 初始化 (26)5.4.1 初始化流程图 (27)5.4.2 初始化程序仿真 (27)5.5 加-比-选 (28)5.5.1加-比-选流程图 (29)5.5.2加-比-选程序仿真 (30)5.6 回溯 (31)5.6.1 回溯流程图 (32)5.6.2 回溯仿真图 (33)5.7 Viterbi纠错测试 (34)5.8 本章小结 (34)总结 (36)致谢 ............................................................................ 错误！未定义书签。
matlab卷积编码与viterbi译码的实现MATLAB中viterbi译码算法讨论⼤家可以再评论区交流！！！MATLAB中实现viterbi译码的函数为：convenc其中：code = convenc（msg，trellis）vitdec其中：vitdec（code，trellis，tblen，opmode，dectype）code卷积编码，trellis⽹格表，tblen回溯长度，opmode：cont、term、trunc，dectype：unquant、hard、soft；本⼈最近在做⼀个关于viterbi译码算法，最终在FPGA中实现，在FPGA中最终的实现⽅案为xillinx IP核实现。
在此之前⽤MATLAB进⾏仿真验证。
matlab程序：Tre = poly2trellis（7，[133 171]）;通过poly2trellis⽣成逻辑关系图，如下图所⽰。
逻辑关系图%卷积编码：msg = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1]；code = convenc（msg，Tre）；%code = [0,0,1,1,0,1,0,0,0,1,1,0,0,1,0,1,1,0,0,0,1,0,0,0,1,0,1,0,0,1,1,1,1,1,1,1,0,0,1,1,0,1,0,1,1,1,1,0]；%这是通过convenc函数⽣成的卷积码%vitdec译码：%在vitdec译码过程中采⽤硬判决，通过不同的tblen和opmode来找出其中关系。
%（1） opmode = conttblen = 12;msg_dat = vitdec(code,Tre,tblen,'cont','hard');%msg_dat =[ 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 ];%通过了解到cont模式中，vitdec译码会有延迟，延迟的长度为tblen长度，所以在此对vitdec进⾏修改code_temp = [code,zeros(1,24)];msg_temp = vitdec(code_temp ,T,12,'cont','hard')msg_dat = msg_temp(13:end);%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样tblen = 18;code_temp = [code,zeros(1,24)];msg_temp = vitdec(code_temp ,T,12,'cont','hard')msg_dat = msg_temp(13:end);%msg_dat = [ 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0];%此时vitdec译码出来的数据和信源在后⾯最后⼀位不⼀样%（2） opmode = termtblen = 12；msg_dat = vitdec(code,Tre,tblen,'term','hard');%msg_dat = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0];%此时vitdec译码出来的数据和信源⼀样前16位和信源⼀样后⾯的就出错了tblen = 18；msg_dat = vitdec(code,Tre,tblen,'term','hard');%msg_dat = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0];%此时vitdec译码出来的数据和信源⼀样前16位和信源⼀样后⾯的就出错了%（3）opmode = trunctblen = 12;msg_dat = vitdec(code,Tre,tblen,'trunc','hard');%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样tblen = 18;msg_dat = vitdec(code,Tre,tblen,'trunc','hard');%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样总结：以上通过⽐较tblen和opmode模式的不同对产⽣的结果，其中cont和trunc的模式总结起来就是cont有tblen延迟，但是trunc没有。
维特比译码（Viterbi decoding）是一种用于纠正或还原由信道引起的错误的算法，广泛应用于数字通信、无线通信和数字广播等领域。
该算法基于动态规划的原理，常用于解决卷积编码的译码问题。
以下是维特比译码的详细步骤：
1. **初始化：** 对于每个可能的状态，初始化路径度量（metric）为一个大的值，初始状态路径度量为零。
路径度量表示从初始状态到当前状态的路径上的权重。
2. **逐步前向计算：** 从输入序列的第一个符号开始，对于每个时刻和每个状态，计算经过该状态的路径度量。
这是通过考虑前一个时刻的所有状态，并选择路径度量最小的路径来完成的。
路径度量的更新是通过将前一个时刻的路径度量与相应的转移度量和观测度量相加而完成的。
3. **路径存储：** 对于每个状态，在每个时刻保留路径度量最小的路径。
这些路径构成一个以时间为轴的路径树。
4. **回溯：** 在到达输入序列的末尾后，通过回溯路径树，选择路径度量最小的路径。
这条路径即为最有可能的解码路径。
5. **输出：** 从回溯的路径中提取最终的解码结果。
维特比译码的关键点是在整个过程中维护状态度量，选择具有最小度量的路径。
这种选择基于动态规划的原理，通过逐步计算局部最优解来找到全局最优解。
维特比译码特别适用于卷积编码，其中编码器的状态对应于过去的输入符号。
这种算法在无线通信、数字广播和其他数字通信系统中得到广泛应用，以提高通信系统的可靠性。
卷积码是1955年由Elias 等人提出的，是一种非常有前途的编码方法。
我们在一些资料上可以找到关于分组码的一些介绍，分组码的实现是将编码信息分组单独进行编码，因此无论是在编码还是译码的过程中不同码组之间的码元无关。
卷积码和分组码的根本区别在于，它不是把信息序列分组后再进行单独编码，而是由连续输入的信息序列得到连续输出的已编码序列。
即进行分组编码时，其本组中的n-k 个校验元仅与本组的k 个信息元有关，而与其它各组信息无关；但在卷积码中，其编码器将k 个信息码元编为n 个码元时，这n 个码元不仅与当前段的k 个信息有关，而且与前面的（m －1）段信息有关（m 为编码的约束长度）。
同样，在卷积码译码过程中，不仅从此时刻收到的码组中提取译码信息，而且还要利用以前或以后各时刻收到的码组中提取有关信息。
而且卷积码的纠错能力随约束长度的增加而增强，差错率则随着约束长度增加而呈指数下降 。
卷积码(n,k,m) 主要用来纠随机错误，它的码元与前后码元有一定的约束关系，编码复杂度可用编码约束长度m*n 来表示。
一般地，最小距离d 表明了卷积码在连续m 段以内的距离特性，该码可以在m 个连续码流内纠正(d-1)/2个错误。
卷积码的纠错能力不仅与约束长度有关，还与采用的译码方式有关。
总之，由于n ，k 较小，且利用了各组之间的相关性，在同样的码率和设备的复杂性条件下，无论理论上还是实践上都证明：卷积码的性能至少不比分组码差。
编码原理[回目录]以二元码为例，编码器如图。
输入信息序列为u ＝(u 0，u 1，…)，其多项式表示为u (x )＝u 0+u 1x ＋…＋u l x l ＋…。
编码器的连接可用多项式表示为g (1,1)(x )＝1+x +x 2和g (1,2)(x )＝1+x 2，称为码的子生成多项式。
它们的系数矢量g (1,1)=(111)和g (1,2)=(101)称作码的子生成元。
以子生成多项式为阵元构成的多项式矩阵G (x )＝[g (1,1)(x ),g (1,2)(x )]，称为码的生成多项式矩阵。
由生成元构成的半无限矩阵称为码的生成矩阵。
其中(11,10,11)是由g (1,1)和g (1,2)交叉连接构成。
编码器输出序列为c ＝u ·G ，称为码序列，其多项式表示为c (x )，它可看作是两个子码序列c (1)(x )和c (2)(x )经过合路开关S 合成的，其中c (1)(x )＝u (x )g (1,1)(x )和c (2)(x )＝u (x )g (1,2)(x ),它们分别是信息序列和相应子生成元的卷积，卷积码由此得名。
在一般情况下，输入信息序列经过一个时分开关被分成k 0个子序列,分别以u (x )表示,其中i =1，2,…k 0，即u (x )＝[u(x ),…,u (x )]。
编码器的结构由k 0×n 0阶生成多项式矩阵给定。
输出码序列由n 0个子序列组成，即c (x )＝[c (x ),c(x )，…，c (x )]，且c (x )=u (x )·G (x )。
若m 是所有子生成多项式g (x )中最高次式的次数，称这种码为(n 0，k 0，m )卷积码。
表示方法[回目录]描述卷积码编码器过程的方法有很多，如矩阵法、多项式、码树和网格图等，这里我们主要介绍和卷积码编码器结构密切相关的多项式法，以及与卷积码译码密切相关的网格图法。
一种卷积码编码器卷积码编码器多项式法就是由卷积码的生成多项式直接得出其编码器的结构图。
如前面例子中的(2，1，2)卷积码的生成多项式矩阵为：G(D)=[1 D D2,1 D2]其中，D是延迟算子，生成多项式的第一项为1 D D2，表示输出编码的第一个码元等于输入码元x（n）与前两个时刻输入的码元x（n-1）、x（n-2）的模2和，同理第二项类似。
2. 状态图将编码器寄存器中的内容组合（x（n-1）、x（n-2））定义为编码器状态。
如仍以前面所举的例子(2，1，2)为例，则该编码器的状态有四种：00，10，01和11，下面分别用a，b，c，d来代替。
编码器在每一个时钟沿打入一个输入信息x（n），因此图示寄存器组合内容就变为（x（n），x（n-1））即状态发生了转移，并同时输出卷积码状态图G0（n）、G1（n）。
由此我们可以将图所示编码过程用右图所示的状态图表示。
由图所示，随着信息序列不断输入，编码器就不断从一个状态转移到另一个状态并同时输出相应的码序列，所以图3所示状态图可以简单直观的描述编码器的编码过程。
因此通过状态图很容易给出输入信息序列的编码结果，假定输入序列为110100，首先从零状态开始即图示a状态，由于输入信息为“1”，所以下一状态为b并输出“11”，继续输入信息“1”，由图知下一状态为d、输出“01”……其它输入信息依次类推，按照状态转移路径a->b->d->c->b->c->a输出其对应的编码结果“110101001011”。
3. 网格图状态图可以完整的描述编码器的工作过程，但是其只能显示状态转移的过程而不能显示状态转移发生的时刻，由此引出用来表示卷积码的另一种常用方法——网格图。
网格图就是时间与对应状态的转移图（如图），在网格图中每一个点表示该时刻的状态，状态之间的连线表示状态转移。
通过观察网格图可以发现在网格图中输入信息x（n）并没有标出，但如观察到转移后的状态表示（x（n），x（n-1））就可以发现输入信息已经隐含在转移后的状态中。
在图中还可以发现两个网格图不同主要集中在转移后状态位置不同。
重新排序结构（即所谓蝶型结构）是为了优化运算而设计的，因为其中蝶型与蝶型之间是相互独立的。
网格图下面就让我们来看看网格图是如何描述卷积编码过程的：仍以(2,1,2)为例，假定输入序列为1011010100，起始状态（零时刻）为状态a（零状态）。
第一个有效时钟沿来临后，编码器接收到输入信息“1”，根据图所示网格图知该时刻（即时刻1）状态为b，并输出其对应的编码结果“11”，同样在下一个时刻（时刻2）接收到输入信息“0”，状态变为c并输出“10”，接下来的输入数据依次类推……，由此我们可以用网格图作出该例子的卷积编码过程，如图5所示，其中两个状态连线之间的信息为输出结果。
译码方法[回目录]若信道干扰序列为，其中。
接收序列为其中和。
这里“+”为模 2 运算(q =p 元码按模p运算)。
译码就是根据编码规则和信道干扰的统计特性，对信息序列u (x )作出估值的方法。
常用的有三类译码方法，即代数译码、维特比译码和序贯译码。
1. 代数译码代数译码是将卷积码的一个编码约束长度的码段看作是[n 0(m +1)，k 0(m +1)]线性分组码，每次根据(m +1)分支长接收数字，对相应的最早的那个分支上的信息数字进行估计，然后向前推进一个分支。
上例中信息序列＝(10111)，相应的码序列 c ＝(11100001100111)。
若接收序列R ＝(10100001110111),先根据R 的前三个分支（101000）和码树中前三个分支长的所有可能的 8条路径(000000…)、(000011…)、(001110…)、(001101…)、(111011…)、(111000…)、(110101…)和(110110…)进行比较，可知(111001)与接收序列(101000)的距离最小，于是判定第 0分支的信息数字为 0。
然后以R 的第 1～3分支数字(100001)按同样方法判决,依此类推下去,最后得到信息序列的估值为=(10111)，遂实现了纠错。
这种译码法，译码时采用的接收数字长度或译码约束长度为(m +1)n 0，所以只能纠正不多于(d min -1)/2个错误(n 长上的)。
实用中多采用反馈择多逻辑译码法实现。
2. 维特比译码维特比译码是根据接收序列在码的格图上找出一条与接收序列距离（或其他量度）为最小的一种算法。
它和运筹学中求最短路径的算法相类似。
若接收序列为R =(10100101100111)，译码器从某个状态,例如从状态ɑ出发,每次向右延伸一个分支（对于l ＜L ,从每个节点出发都有2=2种可能的延伸,其中L 是信息序列段数,对l ≥L ，只有一种可能）,并与接收数字相应分支进行比较,计算它们之间的距离，然后将计算所得距离加到被延伸路径的累积距离值中。
对到达每个状态的各条路径（有2=2条）的距离累积值进行比较，保留距离值最小的一条路径，称为幸存路径（当有两条以上取最小值时，可任取其中之一）,译码过程如图。
图中标出到达各级节点的幸存路径的距离累积值。
对给定 R的估值序列为=(10111)。
这种算法所保留的路径与接收序列之间的似然概率为最大，所以又称为最大似然译码。
这种译码的译码约束长度常为编码约束长度的数倍，因而可以纠正不多于(d f /2)个错误。
维特比译码器的复杂性随m 呈指数增大。
实用中m 不大于10。
它在卫星和深空通信中有广泛的应用。
在解决码间串扰和数据压缩中也可应用。
3. 序贯译码序贯译码是根据接收序列和编码规则，在整个码树中搜索（既可以前进，也可以后退）出一条与接收序列距离（或其他量度）最小的一种算法。
由于它的译码器的复杂性随m 值增大而线性增长,在实用中可以选用较大的m 值（如20～40）以保证更高的可靠性。
许多深空和海事通信系统都采用序贯译码。
Viterbi 译码流程及实现优化[回目录]维特比译码过程卷积码的Viterbi 译码是根据接收码字序列寻找编码时通过网格图最佳路径的过程，找到最佳路径即完成了译码过程，并可以纠正接收码字中的错误比特。
Viterbi 译码算法步骤如下描述：①根据接收码符号R ,计算出相应的分支量度值BM( R/ Cj) , j = 1 、2 ；②进入某一状态的2 条分支量度BM ( R/ Cj)与其前状态路径量度PM 累加求和；③比较到达当前状态的2 条新的路径量度PM 的大小，选择最大者作为新的状态路径量度存储起来，并保存与此路径对应的码字；④对所有的256 个状态都实施上述加、比、选(ACS ) 运算；⑤在每一译码时刻，满足延时就从256 条留存路径中，选择路径量度最大的一条路径作为译码数据输出； ⑥进入下一译码时刻，重复以上步骤，直至译码结束。
由于卷积码译码的复杂度随着约束长度的增加以非线性方式迅速增加，在实际应用中，卷积码的实际应用性能往往受限于存储器容量和系统运算速度，尤其是对约束长度比较大的卷积码。
为了在有限的硬件或软件资源条件下保证系统较高的译码性能，下面对算法进行优化。
1. 留存路径更新算法优化传统的实现留存路径存储器(SMU) 更新的算法，有寄存器交换法RE 和回溯法TB ，其详细内容请参考有关文献。
