崔俊锋电子技术课程设计

  • 格式:doc
  • 大小:248.46 KB
  • 文档页数:20

课程设计名称: 电子技术课程设计 题 目: 40s计时器设计

学 期:2013-2014学年第2学期 专 业: 电气工程及其自动化 班 级: 电气12-3班 姓 名: 崔俊锋 学 号: 1205040303 指导教师: 刘桂芬 课 程 设 计 成 绩 评 定 表 评 定 标 准

评定指标 标准 评定 合格 不合格 单元电路及 整体设计方案 合理性 正确性 创新性

仿真或实践 是否进行仿真 或实践

技术指标或性能符合设计要求 有完成结果 设计报告 格式正确 内容充实 语言流畅 标准说明:以上三大项指标中,每大项中有两小 项或三小项合格,视为总成绩合格。 总成绩 日期 年 月 日 目录 一.综述 „„„„„„„„„„„„„„„„„„„„„„„„1 二.方案论证 2.1方案论证„„„„„„„„„„„„„„„„„„„„„„„„2

三.电路设计 3.1 8421BCD码递减计数器模块电路 „„„„„„„„„„„„„2 3.2 时钟信号控制电路 „„„„„„„„„„„„„„„„„„„„„3 3.3 40秒脉冲信号产生模块电路 „„„„„„„„„„„„„ „„„„„4 3.4显示模块电路 „„„„„„„„„„„„„„„„„„„„5

3.5 光报警模块 „„„„„„„„„„„„„„„„„„„„6 四.性能测试 4.1 秒脉冲信号发生电路的仿真„„„„„„„„„„„„„„6 4.2 40秒置数仿真测试 „„„„„„„„„„„„„„„„„„„„7 4.3 暂停/继续仿真测试„„„„„„„„„„„„„„„„„„„„„8 4.4 报警电路的仿真 „„„„„„„„„„„„„„„„„„„„„„10 五、结论 „„„„„„„„„„„„„„„„„„„„„„„„„„11

六、性价比…………………………………………………………………11

七.心得体会„„„„„„„„„„„„„„„„„„„„„„„„11 八.参考文献„„„„„„„„„„„„„„„„„„„„„„„„12 附录I 总电路图 附录II 元器件清单 课程设计任务书 一、 设计题目 40s计时器设计 二、设计任务 1. 具有显示40s计时功能; 2. 设置外部操作开关,控制计时器的直接清零、启动; 3 计时器为40s计时器,其计时间隔为1s; 4 计时器计时到最大值(或最小值)时,数码显示器不能灭灯,同时发出光电报警信号。

三、设计计划 电子技术课程设计共1周。 第1天:选题,查资料; 第2天:方案分析比较,确定设计方案; 第3~4天:电路原理设计与电路仿真; 第5天:编写整理设计说明书。

四、设计要求 1. 画出整体电路图。 2. 对所设计的电路全部或部分进行仿真,使之达到设计任务要求。 3. 写出设计说明书。

指 导 教师:刘桂芬

时 间:2014年6月18日 摘要 这次课程设计了一个40秒计时器电路。它由秒脉冲发生器、计数器、译码显示电路、报警电路和时序控制电路五个部分组成。当计数器接收到秒脉冲后开始倒记数,等递减到0时,发光二极管亮光报警。通过控制电路来完成计时器的启动、计数、暂停/继续、译码显示电路的显示等功能。本电路用两个74LS192芯片构成递减计数器(20进制);控制电路由74LS00和74LS08构成;秒脉冲发生器由555集成定时器构成;两个数码管构成显示电路。 关键词:计时器;仿真;运行; 辽宁工程技术大学电子技术课程设计

1 一、 综述 本课程设计的“40秒计时器”,就可用于比赛中,用于比赛规定的时间限制,超过了40秒,它自动的报警。 这次课设设计了一个40秒计时器电路。它由秒脉冲发生器、计数器、译码显示电路、报警电路和时序控制电路五个部分组成。当计数器接收到秒脉冲后开始倒记数,等递减到00时,发光二极管亮光报警。通过控制电路来完成计时器的启动、计数、暂停/继续、译码显示电路的显示等功能。本电路用两个74LS192芯片构成递减计数器(30进制);控制电路由74LS00和74LS08构成;秒脉冲发生器由555集成定时器构成;两个数码管构成显示电路。 崔俊锋:40s计时器

2 二、方案论证

图1 20秒计时器原理框图 40秒计时器原理框图如图1所示。功能的电路采用模块化设计,分别都有各自的功能。 40秒计时器包括秒脉冲发生器、计数器、译码显示电路、控制电路、报警电路等5个部分组成。其中计数器和控制电路是系统的主要部分。计数器完成20秒计时功能,而控制电路控制计数器的启动计数、暂停/继续计数。当启动置数开关时,计数器完成置数功能显示20秒字样;当启动开关时,计数器开始计数;暂停/继续开关连接到连续计数端时,计数器开始连续计数,当连接到暂停计数端时,计数器暂停计数。计数器递减到零时,发出光电报警信号。

三、电路设计 (1) 8421BCD码递减计数器模块电路 本实验中计数器选用中规模集成电路74LS192进行设计,74LS192是十进制同步加法/减法计数器,它采用8421BCD码二-十进制编码,其功能表如表1所示。

表1 74LS192的功能表 CPU CPD CR 操作 × × 0 0 置数 ↑ 1 1 0 加计数 1 ↑ 1 0 减计数 × × × 1 清零 辽宁工程技术大学电子技术课程设计 3 由此看出,当LDˊ=1,CR=0,CPD=1时,如果有时钟脉冲加到CPU端,则计数器在预置数的基础上进行加法计数,当计数到9时,COˊ端输出进位下降沿跳变脉冲;当LDˊ=1,CR=0,CPU=1时,如果有时钟脉冲加到CPD端,则计数器在预置数的基础上进行减法计数,当计数到0时,BOˊ端输出借位下降沿跳变脉冲。由此设计出二十进制减法计数器,具体电路图如图2所示,图中的Q0-Q7分别接到显示译码器的输入端,CPD端接到秒脉冲发生器的脉冲输出端。图中预置数为N=(00011001)8421BCD=(20)10,当低位计数器的借位输出端BOˊ输出借位脉冲时,高位计数器才开始进行减法计数。当计数到高、低位计数器都为零时,高位计数器的借位输出端BOˊ输出借位脉冲,使置数端LDˊ=0,则计数器完成置数,在CPD端输入脉冲的作用下,进行下一循环的减法计数。

图2 40进制减法计数器 (2) 时钟信号控制电路 崔俊锋:40s计时器 4 图3时钟信号控制电路 图3是时钟脉冲信号 CP 的控制电路 ,控制 CP 的放行与停止。当定时时间未到时,74LS192的借位输出信号BO2=1时,则CLK信号受“暂停/继续”开关S2的控制,当S2处于“暂停”位置时,门U10A输出0,门U7A关闭,封锁CLK信号,计数器暂停计数;当S2处于“连续”位置时,门U10A输出1,门U2A打开,放行CLK信号,计数器在CLK作用下,继续累计计数。当定时时间到时,BO2=0,门U7A关闭,封锁CLK信号,计数器保持零状态不变。从而实现了当暂停/连续开关处于暂停状态时,控制电路封锁计数脉冲,计数器停止计数,显示原来的数,而且保持不变;当暂停/连续开关处于连续状态时,计数器正常计数,的功能要求。注意,BO2是脉冲信号,只有在CPD保持为低电平才能保持不变。

(3) 秒脉冲信号产生模块电路 NE555秒脉冲发生器由555集成定时器构成,其引脚图如图4所示。 NE555秒脉冲发生器的周期与其充电的时间有关,充电时间由图11中的电容C1、电阻R1和R2所决定周期的计算公式为:T=Ln2(R1+2R2)×C1。本实验需要的周期是1s,计算出较为稳定的电阻电容值为:R1=15kΩ,R2=68kΩ, C1=10μF,C2=10nF。计算得T=1s。 辽宁工程技术大学电子技术课程设计 5

图4秒脉冲发生电路 (4) 显示模块电路 显示模块用来显示计时模块输出的即时计时和中途计时结果。是由七段数码管构成,计时模块输出计时信号通过译码器译码由数码管显示出来。如图5所示。

U3

DCD_HEX

图5显示译码电路 崔俊锋:40s计时器

6 (5) 光报警模块 当计数器递减计数到零 ( 即定时时间到 ) 时 , 控制电路应发出报警信号 , 使计数器保持零状态不变 , 同时报警电路工作。如图6所示。

当计数到零时,两计数器借位端输出多为低(0),故本设计将高位片借位2BO反馈到二极管负极性端,此时+5V电源经1k电阻使发光二极管发出光电报警信号,完成报警功能,而在递减计数时,2BO端输出为高(1),二极管不报警。

LED1 图6 光报警电路

四、性能的测试 (1) 秒脉冲信号发生电路的仿真 将秒信号发生器接到示波器上,如图7所示。 辽宁工程技术大学电子技术课程设计

7 图7秒脉冲信号发生器仿真 (2) 20秒置数仿真测试 启动S1(低电平)成置数功能 , LD置为低电平出现20秒字样 ; 断开S1(高电平),LD置为高电平,计数器开始进行递减计数,如图8所示。