当前位置：文档之家 › NiosII常见问题解答

NiosII常见问题解答

  • 格式：pdf
  • 大小：387.61 KB
  • 文档页数：31
z FPGA顶层设计文件中引脚定义不对
flash的数据线必须是双向引脚
地址线的连接需要小心，举个例子 对于地址线22位、数据线16位的flash器件而言，SOPC Builder生成 的NiosII系统顶层文件将包含23位的flash地址线：addr[22..0]， 此时应当把flash器件地址线addr[21..0]与顶层文件的 addr[22..1]互连；
z 内建的CFI Table错误识别和重载
对于已知的某些flash器件的CFI Table问题，flash programmer已经 包含了校对代码来识别和纠正它们；此种情况下，对flash programmer使
本文档版权归作者所有,未经作者同意不得翻印、抄袭或公开传播;转载或引用请征求作者同意.
Value does not match；
运行NiosII IDE中内嵌的软件模板‘Memory Test’，执行‘Test Flash’
操作，如果该操作返回失败，则可能是下面两个原因导致的：
z 目标板的物理连接有问题，例如
flash器件的引脚与FPGA对应引脚互连不正确
flash器件的供电有问题
目 录 ......................................5
1 硬件开发....................................7
1.1 Flash Programmer ........................7
1.1.1 No CFI Table...........................7
作者：蔡伟纲

NiosII 之
常见问题解答
作者: 蔡伟纲
本文档版权归作者所有,未经作者同意不得翻印、抄袭或公开传播;转载或引用请征求作者同意.
1
作者：蔡伟纲

联系作者
本文档源于作者博客网站，作者将持续更新 和完善本文档内容，欢迎关注和收藏作者博客。
本文档版权归作者所有,未经作者同意不得翻印、抄袭或公开传播;转载或引用请征求作者同意.
4
作者：蔡伟纲

目录
联系作者 ......................................2
<NiosII软件架构解析>新书介绍 ....................3
本文档版权归作者所有,未经作者同意不得翻印、抄袭或公开传播;转载或引用请征求作者同意.
7
作者：蔡伟纲

z 打开Nios II Command Shell
z 输入如下的类似信息
相关参数视NiosII系统配置而定，下例假设flash存储器的基地址为0，用 户可以根据实际系统进行修改： nios2-flash-programmer -c 1 --debug --base=0x0
本书书名虽为‘NiosII软件架构解析’，但内容涵盖嵌入式软件开发的方方 面面，主要面向学习或从事嵌入式软件开发的学生和工程技术人员，也可作为相 关专业研究生和高年级本科生的教材。
本文档版权归作者所有,未经作者同意不得翻印、抄袭或公开传播;转载或引用请征求作者同意.
3
作者：蔡伟纲

8
作者：蔡伟纲

用--debug参数时，flash programmer会显示如下信息： "Override data for this device is built in"
根据flash器件手册检查flash各个控制线的状态是否正确；
检查所选flash是否为标准CFI Flash器件
如果所选flash不是标准的CFI Flash器件，flash programmer对此类flash 操作时，得到的CFI Table通常包含错误信息，从而导致无法正确完成编程操作； 针对此类问题，flash programmer提供了下面三种方法来解决问题，下面将对 它们进行简要介绍，更详细的信息请参考Nios II Flash Programmer User Guide.pdf，其下载链接为： /literature/ug/ug_nios2_flash_programm er.pdf 另外需要注意的是，不是所有符合CFI标准的flash都在flash programmer中 通过验证，Nios II Flash Programmer User Guide.pdf中提供了已经通 过测试的flash器件清单供用户参考；
CFI Table简介
CFI Table包含了flash器件的相关信息，如flash的容量、flash的分区数目、 每个分区的大小、擦除时间、字编程时间等等信息；flash programmer在对 flash进行编程之前，首先要获取这些信息，然后才能对flash进行正确的编程操 作；将flash programmer运行于命令行模式，利用--debug选项即可得到flash 存储器的CFI Table：
2.1.2 There are no Nios II CPUs with debug modules available which match the values specified ....19
本文档版权归作者所有,未经作者同意不得翻印、抄袭或公开传播;转载或引用请征求作者同意.
5
作者：蔡伟纲
¾ 解决方案
上述错误说明flash programmer已经和NiosII的JTAG Debug Module通信成功， 但是无法正确完成参数所指定的基地址上的flash器件的查询操作；下面提供此问题的 解决方案；
为NiosII系统添加sysid核，以确保软硬件同步；相关介பைடு நூலகம்请参考System ID
1.1.2 No EPCS layout data...................10
1.1.3 SOF offset is invalid.................11
1.1.4 No EPCS registers found...............12
1.1.5 System does not have any flash memory.13
2 软件开发...................................17
2.1 软件调试.................................17
2.1.1 nios2-download requires a debug core to access the target processor ...................17
CFI是一种flash接口工业标准，它为各个flash器件供应商提供了统一的接 口定义；更详细的介绍请参考下面的网页链接：
/design/flash/swb/cfi.htm
flash programmer可运行于下面两种模式
z IDE模式
NiosII IDE为flash programmer提供了图形用户界面，该模式可满足绝 大部分的flash编程要求；
2
作者：蔡伟纲

<NiosII 软件架构解析>新书介绍
本书以Altera公司的技术资料为蓝本，结合作者多年的Nios软件开发经验 及长期在EDACN专业论坛NiosII版块担任版主积累的心得，首先从复位、中断、 编程环境、设备驱动以及应用程序二进制接口5个方面对NiosII软件架构进行 横向揭密，接着又从汇编语法、makefile、链接脚本、调试手段以及开发技巧 等多个角度对NiosII软件架构进行纵向解析，纵横交错层层揭开了NiosII软 件架构的真面目，既可作为NiosII嵌入式软件开发的中高阶指导书，也可作为 NiosII软件开发手册。
1.1.6 FAIL
Reading System ID at address 0x<address>: 14
1.1.7 Base address not aligned on size of device 15
1.2 Altera参考开发板 .........................16
1.2.1 配置文件下载失败 ........................16
您可以通过
给作者发送e-mail，作者会阅读所
有来信，但可能因收信量过大而无法及时对所有邮件作出回复。欢迎在信中提供
下列信息，为本文档的完善贡献您的一份力量：
您对本文档某个问题的不同见解；
您所遇到的新问题(请提供问题的详细信息)；
您已有且本文档未收集的问题小结；
本文档版权归作者所有,未经作者同意不得翻印、抄袭或公开传播;转载或引用请征求作者同意.
¾ 相关背景
NiosII IDE集成的flash programmer支持下列两类flash器件的编程
z Altera的EPCS串行配置器件
详细资料请参考下面的网页链接： /literature/lit-config.jsp
z CFI Flash(Common Flash Interface)
本文档版权归作者所有,未经作者同意不得翻印、抄袭或公开传播;转载或引用请征求作者同意.
6
作者：蔡伟纲

1 硬件开发
1.1 Flash Programmer
1.1.1 No CFI Table
¾ 问题描述
运行flash programmer对CFI Flash进行编程时，报下面的错误： "No CFI table found at address <base address>"
z 命令行(CLI)模式
对于高级用户，命令行模式(运行于NiosII Command Shell环境)为用户 提供了对flash programmer所有属性的完全控制，但是用户必须自行配置 参数；提示：在IDE模式下，flash programmer运行时会自动生成一个脚 本文件(位于C/C++项目目录下Debug或Release文件夹中，名为<Project Name>_programmer.sh)，向用户提供整个flash编程操作过程的参数配 置信息，用户可以参考这些信息从而学习如何在命令行模式下进行flash programmer的操作；

合集下载

NIOS开发遇到的error整理

NIOS开发遇到的error整理

NIOS开发遇到的error整理1、出现：make[1]: *** [public.mk] Error 1编译nios ii出错如下:make[1]: *** [public.mk] Error 1make: *** [../MyFirstLed_bsp-recurs-make-lib] Error 2网上有说：To regenerate from Eclipse:1. Right-click the BSP project.2. In the Nios II Menu, click Generate BSP.或者：你要在工具栏里click Generate BSP一下，就不会出错了。

错误2：参考文档：n2sw_nii52014.pdf第一次做NIOS遇到的三个错误第一次做第一次NIOS实验，过了三道关，就是解决了三个特别奇怪的错误，现整理出来，让以后的朋友们别再浪费这个时间了。

错误一：新建工程后，运行SOPC Builder，刚刚打开界面就提示:“Unable to load system PTF”然后就退出了。

图片如下：原因：你的工程路径名称中含有非法字符，看是不是用中文名称当了路径名？解决：改一个没有空格，没有中文的路径即可。

错误二：编译CPU内核时，编译失败，错误为no install.ptf file found at <pathname>/europa_utils.pm原因：你的windows登录的时候，用了一个中文名称，使得你帐户的路径变得不可识别。

解决：新建或改换一个英文帐户，登录WINDOWS错误三：进行Nios软件编译后进行硬件debug或run时，出现提示There are no Nios II CPUs with debug modules available which match the val uesspecified. Please check that your PLD is correctly configured, downloading a new SOF file if necessary.原因：没有启动硬平台解决：要打开那个QUARTUS工程，运行programmer，将程序下载仿真，此时会提示:接着运行此时，再进行软件Debug。

Nios_II中断简述及中断调试技巧

Nios_II中断简述及中断调试技巧

Nios II中断简述及中断调试技巧2008-11-05 17:35一、Nios II中断简述Nios II 的中断处理方式带有典型的RISC处理器的特征，所有的中断处理都从同一入口进入，然后由软件加以分配。

负责分配工作的软件叫系统ISR，它是由开发系统提供的，自动的连接到可执行程序上。

系统ISR维护着一个中断向量表，表中的每一项代表着一个专项处理程序的入口。

所有的专项处理程序都是由用户定义然后注册到中断向量表中的，叫做用户ISR。

系统ISR的入口地址是在SOPC_Builder中定义的，叫Exception Address。

和中断有关的CPU寄存器有：ctl0、ctl1、ctl3、ctl4。

Ctl0 是程序状态字，它的bit0位是全局中断允许位，1代表允许，0代表禁止。

Ctl1是程序状字的堆栈，当发生中断时，由它保留一个程序状态字的备份。

Ctl3是中断允许寄存器，其中每一位控制着一个中断源，1代表允许，0代表禁止，共计32位。

Ctl4是中断申请寄存器，每一位对应着一个中断源的中断请求，1代表有中断，0代表没有……计32位。

NiosII的中断处理过程是这样的：1.拷贝一份程序状态字到ctl1；2.清除全局中断允许位PIE，禁止中断；3.将下一条将执行的指令的地址存入R29，以便中断返回之用；4.跳转到中断入口地址，进入系统ISR；5.系统ISR保护现场；6.系统ISR检测ctl1的PIE位，如为0则进入软中断处理程序从11继续，否则由7继续；7.系统ISR检测Ctl4，如果有中断申请，则转到硬中断处理和序，否则进入软中断处理程序；8.硬中断处理程序将检测中断申请号，并检索中断向量表，跳转到用户中断处理程序；9.用户中断处理程序做出具体的处理，最后返回系统ISR；10.系统ISR恢复现场，并返回；11.软中断处理程序进行陷井指令、模拟指令判断，并做相应处理，然后返回系统ISR；12.系统ISR恢复现场并返回；软中断处理程序是用来处理由软件发起的中断事件的，包括调试指令引起的中断及未定义指令引起的中断。

NIOS II常遇问题以及解决方法

NIOS II常遇问题以及解决方法

NIOS II常遇问题以及解决方法前段时间接触NIOS II开发中遇到一些问题，记录下来供备忘。

首先，我使用的开发板是黑金动力的飓风四代（FPGA - EP4CE15F17C8N）操作系统是win8-32bit，提几点初学时的心得和体会：1、视频演示用的是win7-64bit，视频教程中提到了部分32位系统和64位系统的一些区别；在Quartus 11.0 sp1 / Modelsim SE 10.0c使用中，目前没有发现相关的问题，但是在论坛上查找资料时，发现有人提出使用64位系统开发NIOS II会遇到一些诡异的问题，这点在配套教程中没有描述。

关于具体事宜，我也没有遇到，也不会关注。

2、教程申明了必须使用Administrator账户。

说到这个问题，必须要提到操作系统版本的问题，以win7为例，分为家庭普通版、家庭高级版、专业版、旗舰版，不同的版本通过设置，能够拿到的最高权限是不同的，越靠后的能够得到的权限或者功能就越多，如果读者遇到一些权限问题，可考虑下是否是因为操作系统版本的问题。

另外，因为种种原因决定使用了非Administrator账户做开发，也是可以的，需要将对应的账户提升到完全的Administrator权限（不仅仅是属于Administrator组就够了），我之前在win8上非Administrator账户是使用Quartus 和Modelsim没有问题。

3、在软件安装路径问题中，视频教程中来了句“使用默认的安装地址，不然可能会出现问题”（非原话，大体意思如上），在这点上就显得极其不负责任了。

很多人C盘空间并不充裕，无法将这几套软件安装在C盘——那么就是需要更改安装路径了，而该软件的安装路径中不得有中文、空格等，只要注意这些问题，更改安装路径是没问题的。

4、使用NIOS II时，win8下一直编译不成功，最后忍痛换成win7（32位专业版），问题就可以解决。

现在回头想想，有可能是win8系统本身的问题；有可能是我本身额外安装了cygwin，和Quartus配套的cygwin工具冲突了也很有可能，当时换系统前应该先卸载掉cygwin试试的；也有可能是非Administrator账户导致的；NIOS II开发问题集锦---------------------------------------------------------------------------------------- 问题1：如何使用Nios II Software Tools for Eclipse导入已有工程？解答：File>Import>General>Exsiting Projects into Workspace各位同学可不要小看这个步骤，这个步骤将指定路径所有的Eclipse工程（当然包括Nios II工程）全部找出来。

niosII和quartusII中的一些警告和错误

niosII和quartusII中的一些警告和错误


SDRAM的时钟超前控制器的时钟值取读超前或写超前中的较小值。
读超前：tCO_MIN（FPGA)-tDH（SDRAM）
写超前：tCLK-tHZ（SDRAM）-tSU_MAX（FPGA）
所以，相对于控制器的时钟，SDRAM的时钟相移值为：（-读滞后+读超前）/2
SDRAM的CAS延迟。
FPGA和SDRAM芯片的不同连接，其有效的窗口时序不同，即窗口依赖于Quartus 2 的布局布线结果和引脚分配。
2.计算方法如下：
SDRAM的时钟滞后控制器的时钟值读取滞后或滞后中的较小值。
读滞后：tOH（SDRAM）-tH_MAX（FPGA）
写滞后：tCLK（FPGA）-tDS（SDRAM）
Resetting and pausing target processor: FAILED
Leaving target processor paused
There are no Nios II CPUs with debug modules available which match the values
1.首先来说明一下影响SDRAM时序的因素都有那些
FPGA和SDRAM I/O引脚的时序参数——I/O时序参数随着FPGA器件的型号和速度而变化。
在FPGA上的引脚位置——与行布线链接的I/O引脚和与列布线连接的I/O引脚有不同的时序。
在Quartus 2 编译期间使用的逻辑选项——逻辑选项，录入快速输入寄存器和快速输出寄存器，影响设计的布局布线，逻辑电路的位置和FPGA内部的寄存器影响信号到I/O的传播延时。
答2：1、检查一下，是否加了Jtag debug module；
2、加给CPU的时钟是否正常；