数字时钟

  • 格式:doc
  • 大小:129.50 KB
  • 文档页数:8

数字时钟设计方案

1.前言

数字时钟是由计数器、时钟信号源、数码管等组成的,具有整点报时功能。数字时钟是一种计时装置,它具有时、分、秒计时功能和显示计时功能。数字时钟精度高、稳定性好,不需经常校对,便于携带。再定时控制和时间程序控制等方面得到了广泛的应用

2、设计方案

该方案通过计数器和数码管来设计的,该方案的原理是:首先时钟脉冲源给“1/10秒”计时器一个频率为0.1Hz的连续时钟脉冲,“秒”计时器通过串联进位方式与“分”位、“时”位进行连接,计时器芯片采用74LS160,用数码管来进行显示。首先时钟脉冲源给“1/10秒”一个脉冲信号,当“1/10秒”计时器的数位10时就给秒计数器产生一个进位,将这个进位输出作为“秒”计时器的脉冲输入端CP,当“秒”计时器的数为60时产生进位,作为“分”计数器的信号输入端CP,“分”计数器也是一样,“时”计数器产生进位后,利用与非门对其进行清零。

3、单元模块设计

3.1“1/10秒”位设计

该部分是采用10进制计数器,对“1/10秒”进行计数,通过数码管来进行显示,并用进位输出给“秒”计时器一个计数脉冲。选取74LS160D芯片、与非门74LS00D、时钟脉冲源和数码管等。将74LS160D芯片的输出端QA、QB、QC、QD从左到右依次和数码管的管脚相连接。时钟脉冲源一端接地,另一端和74LS160D的信号输入端CP进行连接,给74LS00D的引脚控制端一个高电平,让74LS00D输入端的两端分别接输出端QB、QD,将输出端与74LS160D的清零端连接,在计数到9时实现请零,74LS160D的输出端和“秒”计时器的CP端进行连接,将其作为秒”计时器计数脉冲信号。 1/10秒计时器 分计时器 秒计时器 时计时器

时钟脉冲源 7448 7448 7448 7448 7448 7448 7448 数码管 数码管 数码管 数码管 数码管 数码管 数码管

3.2“秒”位设计

该部分是采用60进制计数器,对“秒”进行计数,通过数码管来进行显示,并用进位输出给“分”计时器一个计数脉冲,同时接收“1/10秒“计时器计数脉冲选取2片74LS160D芯片U3、U4和两个数码管U1、U2和与非门74LS00D,让芯片U3的输出端QA、QB、QC、QD和数码管U2的管脚依次进行连接,芯片U4和数码管U1连接方式与U3、U2连接方式相同。给芯片U3的控制端和芯片U4的控制端一个高电平,芯片U3的输出端与芯片U4的CP端的进行连接,利用74LS00D与非门将芯片U4的输出端QC、QB进行与非后与芯片U3的清零端连接,在个位计数到6时对其进行清零,并将其与“分”计时器的信号输入端CP进行连接,芯片U3的CP端与“1/10秒”计时器的输出进行连接。进行连接,芯片U3的CP端与“1/10秒”计时器的输出进行连接。

3.3“分”位设计

该部分是采用60进制计数器,对“分”进行计数,通过数码管来进行显示,并用进位输出给“时”计时器一个计数脉冲,同时接收“秒“计时器计数脉冲。选取2片74LS160D芯片U3、U4和两个数码管U1、U2和与非门74LS00D,让芯片U3的输出端QA、QB、QC、QD和数码管U2的管脚依次进行连接,芯片U4和数码管U1连接方式与U2、U3连接方式相同。给芯片U3的控制端和芯片U4的控制端一个高电平,芯片U3的输出端与芯片U4的CP端的进行连接,利用74LS00D与非门将芯片U4的的付出段QC、QB进行与非后与芯片U4的清零端连接,在个位计数到6时对其进行清零,并将其与“时”计时器的信号输入端CP进行连接,芯片U3的CP端与“秒”计时器的输出进行连接

3.4“时”位设计

该部分是采用60进制计数器,对“时”进行计数,通过数码管来进行显示。选取2片74LS160D芯片U3、U4和两个数码管U1、U2和与非门74LS00D,让芯片U3的输出端QA、QB、QC、QD和数码管U2的管脚依次进行连接,芯片U4和数码管U1连接方式与U3、U2连接方式相同。给芯片U3的控制端和芯片U4的控制端一个高电平,芯片U3的输出端与芯片U4的CP端的进行连接,利用74LS00D与非门将芯片U4的QA和芯片U3的QB进行与非后与芯片U3和U4的清零端进行连接,实现清零

4、系统原理图

该图是运用异步级联法设计而成,“1/10秒”计时器是由时钟脉冲源直接提供,而“秒”、“分”、“时”计时器都是有上一级的进位输出来提供脉冲信号,即“1/10秒”计时器的进位输出给“秒”计时器提供脉冲信号,“秒”计时器进位输出给“分”计时器提供脉冲信号,“分”计时器的进位输出给“时”计时器提供脉冲信号。开关A是数字时钟的“复位”键,开关S是时钟的“开始”、“停止”键。

数字时钟设计步骤

一、 首先利用选取74LS160芯片,用74LS160设计一个10进制计数器 ,接着再设计一个12进制计数器,设计12进制计数器时要使用2块芯片,然后设计一个60进制计数器,设计60进制计数器时同样要2块芯片,一个6进制,一个10进制两个合起来就是60进制,再设计60进制计数器和12进制计数器时使用异步级联法

二、 利用10进制设计“1/10秒”计时器,选取一个数码管并使用已经设计出来的10进制计数器,将数码管和10进制计数器连接起来就构成了“1/10秒”计时器。并选取一个时钟脉冲源,给“1/10秒”计时器的信号输入CP端一个连续脉冲

三、 利用60进制设计“秒”计时器,使用2个数码管和设计好的60进制计数器进行连接,“秒”计时器的信号输入端CP使用“1/10秒”计时器的进位输出来作为“秒”计时器的计数脉冲

四、 利用60进制设计“分”计时器,使用2个数码管和设计好的60进制计数器进行连接,“秒”计时器的信号输入端CP使用“秒”计时器的进位输出来作为“分”计时器的计数脉冲 五、 设计“时”计时器,使用2个数码管和设计好的12进制计数器进行连接“秒”计时器的信号输入端CP使用“分”计时器的进位输出来作为“秒”计时器的计数脉冲

六、 对设计好的数字时钟原理图进行校对进行检验、测试、调制,最终要是电路按要求进行运行