下载文档原格式
第6章 中央处理器6-6．某机CPU芯片的主振频率为8MHz，其时钟周期是多少uS？若已知每个机器周期平均包含4个时钟周期，该机的平均指令执行速度为0.8MIPS，试问：（1）平均指令周期是多少？（2）平均每个指令周期含有多少个机器周期？（3）若改用时钟周期为0.4uS的CPU芯片，则计算机的平均指令执行速度又是多少MIPS？（4）若要得到40万次/S的指令执行速度，则应采用主振频率为多少MHz的CPU芯片？[解] 时钟周期 = 1÷8MHz = 0.125uS（1）平均指令周期 = 1÷0.8MIPS = 1.25uS（2）机器周期 = 0.125u S×4 = 0.5uS平均每个指令周期的机器周期数 = 1.25u S÷0.5u S = 2.5（3）平均指令执行速度 = 1÷（0.4×4×2.5）= 0.25 MIPS（4）主振频率 = 8MH z/(0.8MIPS/0.4MIPS) = 4MHz6-7．以一条典型的单地址指令为例，简要说明下列部件在计算机的取指周期和执行周期中的作用。
（1）程序计数器PC（2）指令寄存器IR（3）算术逻辑运算部件ALU（4）存储器数据寄存器MDR（5）存储器地址寄存器MAR[解]（1）程序计数器PC：存放指令地址（2）指令寄存器IR：存放当前指令（3）算术逻辑运算部件ALU：进行算逻运算（4）存储器数据寄存器MDR：存放写入到内存或从内存读出的数据或指令（5）存储器地址寄存器MAR：存放写入到内存或从内存读出的数据或指令的地址以单地址指令“加1（INC A）”为例，该指令分为3个周期：取指周期、分析取数周期、执行周期。
3个周期完成的操作如表所示。
取指周期分析取数周期执行周期PC （PC）→ MAR ——IR 指令→MDR→IR ——ALU (PC)+1 —（A）+1MAR 指令地址→MAR A→MAR —MDR 指令→MDR （A）→MDR （A）+1→MDR6-9．指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？[解] 指令和数据都存放在主存，它们都以二进制代码形式出现，区分方法为：（1）取指令或数据时所处的机器周期不同：取指令周期取出的是指令；分析取数或执行周期取出的是数据。
第六章复习题1．若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。
A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数2．下面浮点运算器的描述中正确的句子是：______。
A. 浮点运算器可用阶码部件和尾数部件实现B. 阶码部件可实现加、减、乘、除四种运算C. 阶码部件只进行阶码相加、相减操作D. 尾数部件只进行乘法和减法运算3．IEEE754标准规定的32位浮点数中，符号位为1位，阶码为8位，则它所能表示的最大规格化正数为______。
A．+（2 – 2-23）×2+127B．+（1 – 2-23）×2+127C．+（2 – 2-23）×2+255D．2+127 + 2274．如果浮点数用补码表示，则判断下列哪一项的运算结果是规格化数______。
A 1.11000B 0.01110C 1.00010D0.010105．______表示法主要用于表示浮点数中的阶码。
A.原码B.补码C.反码D.移码6．（√）移码表示法主要用于表示浮点数的阶码E，以利于比较两个指数的大小和对阶操作。
7．（×）浮点运算器阶码部件可实现加、减、乘、除四种运算。
8．（√）浮点运算器阶码部件可实现加、减和比较操作。
9．（√）按IEEE754标准，一个浮点数由符号位S，阶码E，尾数m三部分组成。
10．（×）按IEEE754标准，阶码E的值等于指数的基值E加上一个固定偏移量128。
1.有一个字长为32位的浮点数，符号位1位，阶码8位，用移码表示；尾数23位，用补码表示；基数为2。
请写出：（1）最大数的二进制表示；（2）最小数的二进制表示；（3）规格化数所能表示的数的范围；（4）最接近于零的正规格化数与负规格化数。
解：•最大正数值是由尾数的最大正数值与阶码的最大正数值组合而成的;•最小正数值是由尾数的最小正数值与阶码的最小负数值组合而成的。
１．如何区别存储器和寄存器？两者是一回事的说法对吗？解：存储器和寄存器不是一回事。
存储器在CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。
寄存器属于CPU 的一部分，访问寄存器的速度很快。
２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价存储系统和结构各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅存存储层次（虚拟存储系统）。
３．什么是半导体存储器？它有什么特点？解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。
半导体存储器具有容量大、速度快、体积小、可靠性高等特点。
半导体随机存储器存储的信息会因为断电而丢失。
４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异同点？解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。
DRAM 记忆单元可以由４个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。
５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式３种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。
分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。
第六章一．填空题1. 现在主要采用结构作为微/小型计算机硬件之间的连接方式。
2. 系统总线是连接之间的信息传送线，按传输内容不同，又可分为、和，分别用来传送、和。
3. 一个总线传输周期包括、、和四个阶段。
4. 总线上的主模块是指，从模块是指。
5. 同步通信的主要特点是，一般用于场合；异步通信的特点是，一般用于场合。
6. 总线同步通信影响总线效率的原因是。
7. 在总线的异步通信方式中，通信的双方可以通过、和三种类型联络。
8. 按数据传送方式不同，总线可分为和。
9. 总线的判优控制可分为式和式两种。
10. 在计数器定时查询方式下，采用计数的方式，可使每个设备使用总线的优先级相等。
二．选择题1.系统总线中，划分数据线、地址线和控制线的根据是。
A. 总线所处的位置B．总线的传输方向C．总线的传输内容D．总线的控制方式2.系统总线中地址线的作用是。
A. 用于选择主存单元B．用于选择进行信息传输的设备C．用于指定主存单元和I/O设备接口电路的地址D．用于传送主存物理地址和逻辑地址3.挂接在总线上的多个部件。
A. 只能分时向总线发送数据，并只能分时从总线接收数据B．只能分时向总线发送数据，但可同时从总线接收数据C．可同时向总线发送数据，并同时从总线接收数据D．可同时向总线发送数据，但只能分时从总线接收数据4.一个计算机系统有以下I/O通道：①字节多路通道，带有传输速率为1.2KB/s的CRT终端5台，传输速率为7.5KB/s 的打印机2台；②选择通道，带有传输速率为1000KB/s的光盘一台，同时带有传输速率为800KB/s的温盘一台；③数组多路通道，带有传输速率为800KB/s及600KB/s的磁盘各一台。
则通道的最大传输速率为KB/s。
A. 1821 B．2421C．2621 D．32215.对于低速输入输出设备，应当选用的通道是。
A. 数组多路通道B．字节多路通道C．选择通道D．DMA专用通道6.总线的从设备指的是。
自考“计算机组成原理”串讲资料第1章概论一、名词解释：历年真题：名词解释题：（2002年）1.主机：由CPU、存储器与I/O接口合在一起构成的处理系统称为主机。
（2003年）16.主机：由CPU、存储器与I/O接口合在一起构成的处理系统称为主机。
（2004年）18.ALU算术逻辑运算单元，负责执行各种算术运算和逻辑运算。
（2005年）21.应用软件：完成应用功能的软件，专门为解决某个应用领域中的具体任务而编写。
近4年都考了名称解释，所以第一章的名称解释是考试的重点，这里给大家列出了名词解释大家要熟悉一下，这都是本章的基本概念，也有利于做选择题及填空题。
1.主机：由CPU、存储器与I/O接口合在一起构成的处理系统称为主机。
2.CPU：中央处理器，是计算机的核心部件，由运算器和控制器构成。
3.运算器：计算机中完成运算功能的部件，由ALU和寄存器构成。
4.ALU：算术逻辑运算单元，负责执行各种算术运算和逻辑运算。
5.外围设备：计算机的输入输出设备，包括输入设备，输出设备和外存储设备。
6.数据：编码形式的各种信息，在计算机中作为程序的操作对象。
7.指令：是一种经过编码的操作命令，它指定需要进行的操作，支配计算机中的信息传递以及主机与输入输出设备之间的信息传递，是构成计算机软件的基本元素。
8.透明：在计算机中，从某个角度看不到的特性称该特性是透明的。
9.位：计算机中的一个二进制数据代码，计算机中数据的最小表示单位。
10.字：数据运算和存储的单位，其位数取决于具体的计算机。
11.字节：衡量数据量以及存储容量的基本单位。
1字节等于8位二进制信息。
12.字长：一个数据字中包含的位数，反应了计算机并行计算的能力。
一般为8位、16位、32位或64位。
13.地址：给主存器中不同的存储位置指定的一个二进制编号。
14.存储器：计算机中存储程序和数据的部件，分为内存和外存。
15.总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线。
试题类型
一. 选择题（20分）30 每空1分二．计算填空题（20分） 20每空1分
三、计算题（10分） 10 1-2题，几个小问题
四、简答题（15分）20 3-4题五．综合设计题（35分） 20 1-2大题，几个小问题
提示的几个重点：
1.Cache/主存系统的命中率和平均访问时间
2.组相联方式主存各个字段的位数划分，以及给出一个主存地址，写出它映射到Cache中
的哪一组。
3.设有如下指令，目标操作数均为寄存器寻址，源操作数的寻址方式由下面每一条指令的注释给出，内存数据见表1所示；RI=12H；求顺序执行下列每一条指令的执行结果。
（1）MOV R0, [15H] ;直接寻址R0= ⑦
（2）MOV R1, [RI+5] ;变址寻址R1= ⑧
（3）MOV R3, [R0] ;寄存器间接寻址R3= ⑨
3.给出浮点数的格式，写出两个浮点数的表示，以及两者进行加/减运算的结果。
注意：MIPS的三种类型指令的格式、意义和执行过程。
MIPS多周期CPU的硬布线设计过程。
4.
某8位模型机采用微程序控制器，结构如图1所示。
其中MEM为主存，R0~R3是通用寄存器。
各部件的控制信号均已标出，控制信号的命名准则是：‘→’符号前的是数据发送方部件，‘→’符号后的是数据接收方部件，并且控制信号中的B表示总线；J1#控制指令译码，其他读写信号具有普通意义。
（1）图1中有22个微操作控制信号，另外3个信号J1＃～J3＃是用于转移的判别测试条件。
在微指令中，控制字段采用直接控制法，判别测试字段采用译码法
编码，下址字段8位，则微指令字长多少位？该模型机的控存容量是多少？
（2）模型机的某条指令的微程序流程图如图2所示，写出该条指令的功能、寻址方式、指令第二字的含义。
（3）写出MEM→IR微指令必须发送的微命令控制信号。
（4）根据图1所示的数据通路，写出ADD RD，[ADDR]指令的微程序流程图。
指令功能为（RD）＋（ADDR）→RD，即寄存器RD的内容加内存单元ADDR
的内容送回
微操作控制信号
图1 模型机结构框图
图2 微程序流程图
解：
（1）（4分）微指令字长32位，22+2+8=32
控存容量：256*32 = 1KB
（2）（6分）无条件转移指令JMP，寻址方式：相对寻址，指令第二字为相对偏移量。
（3）（4分）答：MEMR，B→IR
（4）（6分）
2. 设某8
其中，RD为目的寄存器号，MOD为寻址方式码字段，指令第二字为地址、数据或偏移量；源操作数由MOD字段和指令第二字共同确定。
除了HALT指令为单字指令外，其他指令均为双字指令；各字段解释如表1。
表1
表1中MOV、ADD、ADC、SUB和SBB分别表示传送、不带进位加、带进位加、不带借位减和带借位减指令，且目的操作数都是RD寄存器。
②内存地址的部分单元内容如表2，若（PC）＝00H，变址寄存器（SI）＝06H，则此时
启动程序执行，则程序执行的前三条指令如表3，请填写完整。
表3
答案：
1、微程序控制器中，一条机器指令通常是由（）来解释执行的，微程序是存放在（）
中的。
A．一段微程序B．一个微命令C．一条微指令
D．主存储器E．控制存储器F．辅助存储器
2、下面哪一组存储器是永久性存储器（），哪一组是易失性存储器（）。
A．DRAM和Cache B．ROM和外存
C．优盘和Cache D．EPROM和Cache
3 已知一个指令系统100条指令，一条指令分取指令2ms，计算地址2ms，取操作
数2ms，执行指令1ms，问采用流水线方式执行指令，110条指令执行一遍需要（）ms.。
A.220
B. 213
C. 214
D.215。
