第6章习题及解答9.21 (1)
- 格式:pdf
- 大小:204.99 KB
- 文档页数:7
第6章题解:6.1
试用4个带异步清零和置数输入端的负边沿触发型JK 触发器
和门电路设计一个异步余3BCD 码计数器。
题6.1
解:余3BCD 码计数器计数规则为:
0011→0100→…→1100→0011→…,由于采用异步清零和置数,故计数器应在1101时产生清零和置数信号,所设计的电路如图题解6.1所示。
3
图 题解6.1
6.3 试用D 触发器和门电路设计一个同步4位格雷码计数器。
题6.3 解:根据格雷码计数规则,计数器的状态方程和驱动方程为:
1333031210122202131011110320320
100321321321321n n n n n n
n n
n n n n n n n n n n n n n n n n n n n n n n n n n n n n n n
Q D Q Q Q Q Q Q Q Q D Q Q Q Q Q Q Q Q D Q Q Q Q Q Q Q Q Q D Q Q Q Q Q Q Q Q Q Q Q Q ++++==++==++==++==+++按方程画出电路图即可,图略。
6.5 试用4位同步二进制计数器74163实现十二进制计数器。
74163功能表如表6.4所示。
题 6.5 解:可采取同步清零法实现。
电路如图题解6.5所示。
图 题解6.5
6.7 试用4位同步二进制计数器74163和门电路设计一个编码可
控计数器,当输入控制变量M=0时,电路为8421BCD 码十进制计数器,
M=1时电路为5421BCD 码十进制计数器,5421BCD
码计数器状态图如下图P6.7所示。
74163功能表如表6.4所示。
图 P 6.7
Q 3Q 2Q 1Q 0
1010
1000
题6.7
解:实现8421BCD 码计数器,可采取同步清零法;
5421BCD 码计数器可采取置数法实现,分析5421BCD 码计数规则可知,当时需置数,应置入的数为:。
加入控21Q =32103D D D D Q =制信号M ,即可完成电路设计。
电路如图题解6.7所示。
CLK
1
图 题解6.7
M
6.9 试用同步十进制计数器74160和必要的门电路设计一个365进制计数器。
要求
各位之间为十进制关系。
74160功
能表如表6.6所示。
题6.9 解:用3片74160构成3位十进制计数器,通过反馈置数法,完成365进制计数器设计。
电路如图题解6.9所示。
图题解6.9
6.11 图P6.11所示电路是用二—十进制优先编码器74147和同步十
进制计数器74160组成的可控制分频器。
已知CLK端输入脉
冲的频率为10KHz,试说明当输入控制信号
A,B,C,D,E,F,G,H,I分别为低电平时,Y
端输出的
脉冲频率各为多少。
优先编码器74147功能表如表4.4所示,74160功能表如表6.6所示。
CLK
Y I
图 P6.11
题6.11 解: 当时,74160构成模9计数器,端输出频率为
A Y
KHz ;10
9
当时,74160构成模8计数器,端输出频率为
0B =Y KHz ;10
8
当时,74160构成模7计数器,端输出频率为
0C =Y KHz ;10
7
当时,74160构成模6计数器,端输出频率为
0D =Y KHz ;10
6
当时,74160构成模5计数器,端输出频率为
0E =Y KHz ;10
5
当时,74160构成模4计数器,端输出频率为
0F =Y KHz ;10
4
当时,74160构成模3计数器,端输出频率为
0G =Y KHz ;10
3
当时,74160构成模2计数器,端输出频率为
0H =Y KHz ;10
2
当时,74160循环置9,端输出频率为0Hz ;
0I =Y 6.13 试用D 触发器、与非门和一个2线—4线译码器设计一个4位
多功能移位寄存器,移位寄存器的功能表如图P6.13所示。
S A S B 0 00 11 01 1
功 能
右 移左 移同步清零同步置数
图 P6.13
题6.13 解:以i单元示意(左侧为i-1单元,右侧为i+1单元),示意图如图题解6.13所示。
S
S
图题解6.13
6.15 参照串行累加器示意图(见图6.40),试用4片移位寄存器
79194、一个全加器和一个D触发器设计一个8位累加器,说明累加器的工作过程,画出逻辑图。
移位寄存器79194功能表如表6.10所示。
题6.15 解: 8位串行累加器电路如图题解6.15所示。
累加器的工作过程为:首先通过清零信号使累加器清零,然后使,电路进
S S=
11
A B
入置数状态,这时可将第一组数送到并行数据输入端,在CLK脉冲作用下,将数据存入右侧输入寄存器中。
其后,使电路改变成右移状态(),在连续8个CLK脉冲作用后,输入寄存器中S S=
01
A B
的数据将传递到左侧输出寄存器中。
接着可并行输入第2组数据,连续8个CLK移位脉冲作用后,输出寄存器的数据将是前两组数据之和。
以此往复,实现累加功能。
CLK
S A
R D
S B 置数移位控制清零并行输出低4位
串行输出
并行输出高4位并行输入低4位
图 题解6.15
6.17 试用移位寄存器79194和少量门设计一个能产生序列信号为00001101的移存型序列信号发生器。
移位寄存器79194功能表如表6.10所示。
题6.17 解:
(1)电路按下列状态变换():
0123Q Q Q Q
0000→0001→0011→0110→1101→1010→0100→1000→0000
(2)使74194工作在左移状态(S A =1,S B =0)
若考虑自启动, (结果不唯一),电路图如S 020123L D Q Q Q Q Q Q =+图题解6.17所示。
101
图 题解6.17
6.19 试分析图P6.19所示电路,画出完整状态转换图,说明这是几
进制计数器,能否自启动?移位寄存器79194功能表如表6.10所示。
题6.19 解: 状态转换图如图题解6.19所示。
可见,这是一个能自
启动的模7计数器。
11100123
Q Q Q Q 图 题解6.19
1111
10101011
0010
图 P6.18
输入
110
图 P6.19。