第９卷第２期 ２０１０年４月 北京工业职业技术学院学报 Ｊ０ＵＲＮＡＬ ０Ｆ ＢＥＩＪＩＮＧ ＰＯＬＹＴＥＣＨＮＩＣ Ｃ０ＵＪＥＧＥ №．２ Ｖｏ１．９ Ａｐｒ．２０１０
硬件描述语言编程的技巧和优化
郑 兴 袁 斌
（１．北京工业职业技术学院，北京１０００４２；
２．中国科学院空间科学与应用研究中心，北京１００１９０）
摘要：ＶＨＤＬ（Ｖｅｒｙ Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）是一种面向设计、多层次、多
领域且得到一致认同的标准硬件描述语言，它已为ＩＥＥＥ标准化，是集行为描述、ＲＴＬ方式描述、门级描述功 能为一体的语言。讨论了ＶＨＤＬ语言在型号应用中易被忽略的方面，并探讨了一些应该被注意的优化和设
计技巧。 关键词：ＶＨＤＬ；优化；综合 中图分类号：ＴＰ２０２ 文献标识码：Ａ 文章编号：１６７１—６５５８（２０１０）０２—２４一Ｏ４
Ｔｈｅ Ｓｈｉｌｌｓ ａｎｄ Ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ Ｈａｒｄｗａｒｅ
Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ Ｐｒｏｇｒａｍｍｉｎｇ
Ｚｈｅｎｇ Ｘｉｎｇ Ｙｕａｎ Ｂｉｎ
（１．Ｂｅｉｊｉｎｇ Ｐｏｌｙｔｅｃｈｎｉｃ Ｃｏｌｌｅｇｅ，Ｂｅｉｊｉｎｇ １０００４２，Ｃｈｉｎａ； ２．Ｃｈｉｎｅｓｅ Ａｃａｄｅｍｙ ｏｆ Ｓｐａｃｅ Ｓｃｉｅｎｃｅ ａｎｄ Ａｐｐｌｉｅｄ Ｒｅｓｅａｒｃｈ Ｃｅｎｔｅｒ，Ｂｅｉｊｉｎｇ １０００８０，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ａｓ ａ ｄｅｓｉｇｎ—ｏｒｉｅｎｔｅｄ，ｍｕｌｔｉ—ｌｅｖｅｌ ａｎｄ ｍｕｌｔｉ—ｆｉｅｌｄ ｓｔａｎｄａｒｄ ｈａｒｄｗａｒｅ ｄｅｓｃｒｉｐｔｉｏｎ ｌａｎｇｕａｇｅ ｔｈａｔ ｈａｓ
ｂｅｅｎ ｃｏｍｍｏｎｌｙ ａｃｃｅｐｔｅｄ，ＶＨＤＬ ｈａｓ ｂｅｅｎ ｓｔａｎｄａｒｄｉｚｅｄ ｂｙ ＩＥＥＥ．Ｉｔ ｉｓ ａ ｌａｎｇｕａｇｅ ｉｎｔｅｇｒａｔｉｎｇ ｂｅｈａｖｉｏｒａｌ ｄｅｓｃｒｉｐ— ｔｉｏｎ，ＲＴＬ—ｌｅｖｅｌ ｄｅｓｃｒｉｐｔｉｏｎ ａｎｄ ｇａｔｅ—ｌｅｖｅｌ ｄｅｓｃｒｉｐｔｉｏｎ．Ｔｈｉｓ ａｒｔｉｃｌｅ ｄｉｓｃｕｓｓｅｓ ｓｏｍｅ ｅａｓｉｌｙ ｏｖｅｒｌｏｏｋｅｄ ａｓｐｅｃｔｓ ｏｆ
- 1 - 硬件描述语言
硬件描述语言（HardwareDescriptionLanguage，HDL），是一种特殊的编程语言，旨在帮助设计人员（称作HDL程序员）创建电子系统的软硬件。它支持现在最先进的电子系统，并能够提供开发方案，以更快地实现目标，更有效地使用更少的资源，并且更稳定地完成任务。
HDL是一种高级程序设计语言，由若干种编程语言构成，其中包括Verilog，VHDL, SystemVerilog等。HDL语言描述技术主要用于描述单片机或模拟集成电路（IC）中的复杂电路结构和功能。它以硬件参数、原语和结构描述为基础，能够描述逻辑系统的底层电路，比如门逻辑、触发器、多路选择器、比较器等。
HDL具有许多优点，能够极大地降低电路设计的困难程度，同时简化设计的复杂性和过程，可以提高设计效率和提升最终产品的性能。HDL提供方便的调试和测试功能，可以支持电路设计过程管理，减少产品设计和开发的工作量。此外，HDL能够提供标准、可重用的描述，以及可读性好的语法，可以显著简化设计过程。
HDL的另一个重要优点是，它可以帮助HDL程序员创建更复杂、更现代化的电路设计，而不需要编译器和其它复杂的程序设计开发工具。HDL可以提供电路设计过程中所需的所有功能，包括定义电路功能，输入输出管理，系统级构建，网络结构，状态机控制，信号处理，数据传输等。它还利用可视化技术以及带有标准和完善的接口，能够更快地识别和定位问题，大大降低了调试产品的 - 2 - 时间。
HDL的另一个优点在于，它具有许多可扩展性，无需为每个项目开发新的硬件。HDL能够有效地管理工厂现有的系统设计，例如将新的硬件模块添加到已有的电路框架中，并且能够有效地利用已有的硬件，尽可能减少更改硬件布局的时间。
当今，HDL已经成为电子行业中最专业化的编程语言，并被广泛应用于微处理器、嵌入式系统、数字信号处理（DSP）、模拟信号处理（ASP）、网络交换、存储器系统，以及其它领域。HDL在加速设计过程、改善产品质量、减少产品成本方面十分有用，是现今许多企业进行电子产品设计的重要工具。
第1章 EDA技术概述
1. EDA：EDA(Electronic Design Automation)电子设计自动化，EDA技术依赖于强大的计算机，在EDA工具软件平台上，对以HDL(Hardware Description Language--硬件描述语言)为系统逻辑描述手段完成的设计文件，自动完成逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线)，以及逻辑优化和仿真测试等项功能，直至实现既定性能的电子线路系统功能。
2. EDA的设计输入有：
图形输入方式：原理图输入，状态图输入；
HDL文本输入：VHDL，Verilog
3. 常用缩写
FPGA(Field Programable Gate Araay)
CPLD(Complex Programmable Logic Device)
ASIC(Application Specific Interated Circuit)
SOC(System on a Chip)
SOPC(System-on-a-Programmable-Chip)
HDL(Hardware Description Language)
IP(Intellectual Property)
CAD(Computer Aided Design)
CAM(Computer Aided Manufacturing)
CAT(Computer Aided Test)
CAE(Computer Aided Engineering)
CAA(Computer Aided Analysis)
4．综合(Synthesis)：将用行为和功能层次表达的系统转换成低层次的便于具体实现的模块组合装配过程。整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。
硬件描述语言HDL的现状与发展
自动化1201 陈超 1070412101
硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为电路布线结构。
目前，这种高层次(high-level-design)的方法已被广泛采用。据统计，目
前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计。
硬件描述语言HDL的发展至今已有20多年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到20世纪80年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20世纪80年代后期，VHDL和Verilog HDL语言适应了这种趋势的要求，先后成为IEEE
标准。
现在，随着系统级FPGA以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像Superlog、SystemC、Cynlib C++等等。究竟选择哪种语言进行设计，整个业界正在进行激烈的讨论。因此，完全有必要在这方面作一些比较研究，为EDA设计做一些有意义的工作，也为发展我们未来的芯片设计技术打好基础
1 目前HDL发展状况
目前，硬件描述语言可谓是百花齐放，有VHDL、Superlog、Verilog、SystemC、Cynlib C++、C Level等等。虽然各种语言各有所长，但业界对到底使用哪一种语言进行设计，却莫衷一是，难有定论。
