下载文档原格式
基于MEMS和CORTEX-M3的微惯性测量单元研制
赵志方; 常佶
【期刊名称】《《微计算机信息》》
【年(卷),期】2011(027)003
【摘要】从工程实际出发,给出了一种基于新型Cortex-M3内核ARM和MEMS 惯性传感器的低成本、高性能微型惯性测量单元的结构框架。
详细介绍了采用三轴MEMS陀螺、三轴MEMS加速度计和三轴磁阻传感器研制的微惯性测量单元硬件设计方案,分析了陀螺和加速度计的信号噪声,利用均值滤波法对信号进行预处理,对预处理后的信号采用FIR滤波器进行滤波,对陀螺和加速度计进行了标定。
该测量单元已应用于某小型无人机的姿态测量,达到预期效果。
【总页数】3页(P75-76,201)
【作者】赵志方; 常佶
【作者单位】010051 内蒙古呼和浩特内蒙古工业大学
【正文语种】中文
【中图分类】TH81
【相关文献】
1.一种基于MEMS的微惯性测量单元标定补偿方法 [J], 孙宏伟;房建成;盛蔚
2.基于MEMS传感器的车载微惯性测量单元设计 [J], 杨文华;石存杰;秦洪武;王启唐;李正盛
3.基于MEMS陀螺和加计的微惯性测量单元研制 [J], 胡士峰;马建仓
4.基于MEMS和CORTEX-M3的微惯性测量单元研制 [J], 赵志方;常佶
5.基于ARM Cortex-M3的电路维修智能教辅系统的研制 [J], 蔡妍娜
因版权原因，仅展示原文概要，查看原文内容请购买。
基于ARM Cortex-M3内核微控制器的智能库容检测系统张根宝;陈文凯;张震强【期刊名称】《化工自动化及仪表》【年(卷),期】2008(35)4【摘要】工业生产中物料的库存容量直接影响生产进度和安全状况.本文研究开发出实用的以ARM Conex-M3内核微控制器系统为终端,通过RS-485总线对每台终端进行实时监控的智能库容检测系统.该系统采用新的设计模式和检测信号快速采集等先进技术,使其不仅具有传感测量、补偿计算等基本功能,还具有信息处理、分析比较、故障自诊断、自测试等智能化功能.该系统硬件电路简单、软件功能完善、抗干扰能力强、操作界面简单方便、数据记录清楚简洁、系统性能比较稳定.【总页数】4页(P72-74,78)【作者】张根宝;陈文凯;张震强【作者单位】陕西科技大学电气与信息工程学院,西安710021;陕西科技大学电气与信息工程学院,西安710021;陕西科技大学电气与信息工程学院,西安710021【正文语种】中文【中图分类】TP273【相关文献】1.基于Cortex-M3内核微控制器的管状电机测试系统 [J], 孙顺远;崔佳冬;秦会斌;丁红斌2.基于Cortex-M3内核的STM32微控制器研究与电路设计 [J], 陈鑫;秦宏伟;陈春雨;成宝芝3.基于ARM Cortex-M3内核的32位RISC微控制器 [J],4.基于ARM Cortex-M3内核微控制器的智能型重锤式料位检测系统 [J], 陈文凯;张根宝;张震强5.ST推出全新的STM32F0系列32位微控制器基于ARMCortex—MO内核——沿用STM32的DNA，M0系列多功能超值ARM Cortex微控制器简化家电和工业控制应用开发任务 [J], 无因版权原因，仅展示原文概要，查看原文内容请购买。
SRAM软故障侦测与纠错方法研究及其电路实现的开题报告一、研究背景SRAM（Static Random Access Memory）是一种稳态随机存取存储器，常用于高速缓存、CPU寄存器等场合。
由于SRAM具有读写速度快、功耗低等特点，在现代电子系统中得到了广泛应用。
然而，由于制造工艺和设计实现中存在多种因素，SRAM在使用过程中往往会遭遇软故障（Soft Error），例如静电放电、电磁辐射等因素所引起的瞬时电压变化，这些都可能使得SRAM中的数据发生翻转，导致数据读出错误。
针对SRAM软故障的侦测和纠错问题，目前已经有一些研究工作。
依据已有的文献报道，常用的软故障侦测和纠错方法大致可以分为两类：基于硬件的方法和基于算法的方法。
其中基于硬件的方法多采用错误检测和纠正编码技术，例如奇偶校验码、海明码等；而基于算法的方法则是利用重读和镜像等技术来进行软故障的低成本附加检测和纠正。
在实际应用中，这些技术往往需要在设计时就提前考虑和落实。
因此，为了更好地针对SRAM软故障问题展开研究，本研究将从理论和实践两个方面入手，探讨SRAM软故障的侦测和纠错原理，并研究实际应用中的电路实现方法。
二、研究内容和目标本研究旨在对SRAM软故障侦测和纠错进行深入研究，具体内容和目标包括：1.研究SRAM软故障的成因、分类和检测方法，提出一种基于算法的SRAM软故障侦测和纠错方法，探讨其理论基础。
2.针对软故障检测和纠正技术的原理和实现，设计并实现一种基于Parity Tree和Mirror的SRAM软故障检测和纠错电路，实现对SRAM的数据翻转错误的检测和恢复。
3.基于实验验证，对设计的SRAM软故障检测和纠错电路进行测试，验证其可行性和有效性，同时对其性能进行评估和改进。
三、研究方法本研究将采用以下方法来对SRAM软故障侦测和纠错进行深入研究：1.理论研究：通过文献阅读和分析，对SRAM软故障的成因、分类和检测方法进行研究和总结，特别是针对基于算法的检测和纠正技术展开探讨，为后续的实验提供理论指导。
基于Cortex-M3的ARM实验系统的改进与研制王敏;冷斌【摘要】ARM作为当今前沿的智能控制技术，越来越受到广大电子工程师的青睐。
在高校，ARM教学像雨后春笋般迅速开展起来，而Cortex-M3作为ARM家族中的佼佼者，具有很高的性价比。
为了提高Cortex-M3教学效果，改进与研制一款实用的实验开发系统对学习将起到事半功倍的作用。
【期刊名称】《江西化工》【年(卷),期】2015(000)005【总页数】2页(P177-178)【关键词】Cortex-M3;改进与研制;实验教学;竞赛【作者】王敏;冷斌【作者单位】江西旅游商贸职业学院，江西南昌330100;江西旅游商贸职业学院，江西南昌330100【正文语种】中文Cortex-M3技术是高校电子类学生迫切希望掌握的一门实用技术，拥有一套使用简便、效果直观的实验开发系统显得十分重要，然而市场上相关实验开发系统普遍存在设计者对实验内容和学生接受程度把握不够准确，所有模块集中在一块电路板上，直观性不够强，程序不够简洁，增加了初学者的困难，导致实验教学效果不尽如人意。
对现有的Cortex-M3实验开发系统进行改进与研制，不仅对课题组成员业务水平提高有很大帮助，同时对相关专业教学改革也起到促进作用，使之成为一套布局简洁，针对性强、实用性好的实验开发装置，可应用于Cortex-M3实验教学、项目研发、电子设计竞赛等，有效地帮助学生提高实践能力，并降低实验室的建设成本。
随着职业教育的不断发展，高校根据自身教学的需要，对现有相关实验开发系统改进与研制也逐渐开展。
经过课题组成员的不断努力，对硬件电路的不断斟酌与修改，对程序的不断推敲与调试，终于改进和研制出符合课题预期的Cortex-M3实验开发系统，在电路母板上包括核心板电路、下载/运行模式电路、按键电路、LED显示电路、蜂鸣器讯响电路、模块区等。
位于母板的左下角区域，为一块独立小电路板，可以通过核心板的四个边角的安装孔固定在电路母板上，也可以单独作为二次开发的核心板使用。
深入探讨ARM CORTEX—M3处理器中断异常系统的使用【摘要】本文介绍了ARM CORTEX-M3处理器中断异常系统的使用，包括堆栈建立，向量表建立，中断优先级分配，软件中断等。
同时，本文着重论述了使用中的一些注意事项，如防止堆栈溢出，跨器件移植，数据同步隔离指令的使用等。
【关键词】中断;异常;堆栈;向量表一、概述ARM CORTEX-M3处理器基于32位ARMv7-M架构，拥有性能强劲，功耗低，实时性好，成本低，使用方便等优势。
CORTEX-M3在内核水平上搭载了一个中断异常系统，支持众多的系统异常和外部中断。
其中，编号为1-15的对应系统异常，大于等于16的则全是外部中断。
除了个别异常的优先级被定死外，其它异常的优先级都是可编程的。
在CORTEX-M3中，中断控制器自动执行了很多使用中断时的例行任务，如优先级检查、入栈、出栈、取向量等。
不过在中断控制器能自动执行任务之前，还需要我们做好如下的初始化工作：建立堆栈、建立向量表、分配各中断的优先级、使能中断。
二、堆栈建立当开发的程序比较简单时，可以从头到尾都只使用主堆栈。
这时，只需要保证开出一个容量够大的堆栈，再把主堆栈初始化到其顶即可。
这也是单片机开发最常见的做法。
堆栈溢出是非常致命的错误，必须非常严谨地计算安全容量。
在计算时，除了要计入最深函数调用时对堆栈的需求，还需要判定最多可能有多少级中断嵌套。
一个方法是假设每个中断都可以嵌套。
对于每一级嵌套的中断，至少需要8个字（32字节），而且如果中断服务程序过于复杂，还可能有更多的堆栈需求。
因为CORTEX-M3中的堆栈是以“向下生长的满栈”来操作堆栈指针的，在简单的场合中，经常可以把堆栈指针初始化为SRAM的末尾，这么一来就使所有的空闲内存都能为堆栈所用。
对于比较大型的或者是有高性能指标的嵌入式系统，往往需要两个堆栈（主堆栈和进程堆栈）配合使用[1]。
这时，必须保证各堆栈都有足够的容量，尤其是主堆栈，最容易溢出。
Cortex—M3的异常处理机制研究摘要：详细阐述Cortex-M3异常的分类、优先级、进入和退出，以及在Cortex-M3异常处理机制中使用的新技术——迟到（late-arriving）和尾链（tail-chanining）；最后，比较Cortex-M3和ARM7异常控制机制的区别，并量化分析迟到和尾链技术在异常处理中的优越性。
关键词 Cortex-M3 异常迟到尾链中断控制器引言Cortexm—M3是ARM公司第一款基于ARMv7-M的微控制器内核，在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。
尤其在异常处理机制方面有很大的改进，其异常响应只需要12个时钟周期。
NVIC(Nested Vectored Inteirupt Contmller，嵌套向量中断控制器)是Cortex—M3处理器的一个紧耦合部件，可以配置1～240个带有256个优先级、8级抢占优先权的物理中断，为处理器提供出色的异常处理能力。
同时，抢占(pre-emption)、尾链(tail—chaining)、迟到(1ate—arriving)技术的使用，大大缩短了异常事件的响应时间。
异常或者中断是处理器响应系统中突发事件的一种机制。
当异常发生时，Cortex—M3通过硬件自动将编程计数器(PC)、编程状态寄存器(XPSR)、链接寄存器(LR)和R0～R3、R12等寄存器压进堆栈。
在Dbus(数据总线)保存处理器状态的同时，处理器通过Ibus(指令总线)从一个可以重新定位的向量表中识别出异常向量，并获取ISR函数的地址，也就是保护现场与取异常向量是并行处理的。
一旦压栈和取指令完成，中断服务程序或故障处理程序就开始执行。
执行完ISR，硬件进行出栈操作，中断前的程序恢复正常执行。
图1为Cortex—M3处理器的异常处理流程。
1 Cortex—M3异常类型同ARM7相比，Cortex—M3在异常的分类和优先级上有很大的差异，如表1所列。
基于Cortex—M3的电池内阻检测系统设计与实现基于Cortex—M3的电池内阻检测系统设计与实现前言电源是电子、电器设备的重要组成部分，而电池则是移动电子产品中不可或缺的电源部件。
电子产品中的电源或电池模块直接影响电子产品的工作状况。
对于移动电子、电器产品，大到工业设备，如电动汽车、矿山设备，中到家用电动摩托车，小至手机、Ipad等手持设备，无一不与电池设备有关，电池性能对电子、电器设备性能具有举足轻重的作用。
电池的性能指标包括：电池容量、能比、负载特性、寿命等多项参数，而电池性能的评估，一般是通过对电池内阻参数的测量得到，因为电池内阻直接影响电池的负载能力，也是间接评估电池性能的依据。
目前国内外测量电池内阻的常见方法有密度法、开路电压法、直流放电法和交流注入法等多种测量方法。
上述方法，适用于小容量电池或实验室测量，对于大容量或超大容量电池测量，存在测量精度差、发热、易损电池等致命问题，是工业应用中亟待解决的问题，大容量电池性能测量难以通过直流放电法精确测量。
在实验室精密测量实验中，常采用电位差原理测量精密表头或小容量电池内阻。
该原理的测量精度，取决于测量仪器精度、测量方法、被测对象内阻的大小、测量过程、与内阻等效串联的连线电阻等多种因素。
例如：小容量叠层电池，由于内阻较大，且对测量过程无特殊要求，用电位差原理，可得到很高的测量精度，也不会对电源造成不良影响但该原理不能用于大容量电池的内阻测量，原因在于：1)长时间(秒级)大电流放电易损电池;2)线路电阻严重影响测量精度。
根据上述测量原理存在的问题，综合开路电压法和直流放电法原理，设计了基于位差原理和CORTEX—M3微处理器控制的电池内阻测试设备，即分别测量电池的空载电压Ue和负载电压UL，利用测量参数Ue、UL和已知负载电阻RL，通过计算间接测量电池内阻Ri，其优点在于：1)勿需大电流放电，避免电池及触头发热现象;2)瞬间(微秒级)放电和快速测量，无损电池;3)线路电阻与测量结果无关，测量精度极高。
ARM Cortex-M3微处理器测试方法研究与实现蒋常斌; 生晓坤; 李杰; 宋泽明【期刊名称】《《电子测试》》【年(卷),期】2013(000)007【总页数】3页(P8-9,26)【关键词】ATE; ARM; Cortex-M3; IC 测试; BC3192【作者】蒋常斌; 生晓坤; 李杰; 宋泽明【作者单位】北京自动测试技术研究所，北京 100088【正文语种】中文【中图分类】TP20; TN300 引言随着半导体技术的发展，集成电路制程工艺从深亚微米发展到纳米级，晶体管集成度的大幅提高使得芯片复杂度增加，单个芯片的功能越来越强。
二十世纪90年代ARM 公司成立于英国剑桥，主要出售芯片设计技术的授权。
采用ARM技术知识产权（ IP 核）的微处理器，即ARM 微处理器，已遍及工业控制、消费类电子产品、通信系统、网络系统、无线系统等各类产品市场，基于ARM 技术的微处理器应用约占据了32 位RISC 微处理器七成以上的市场份额。
ARM芯片的广泛应用和发展也给测试带来了挑战，集成电路测试一般采用实际速度下的功能测试，但半导体技术的发展使得测试开发工程资源按几何规律增长，自动测试设备（ATE）的性能赶不上日益增加的器件I/O速度的发展，同时也越来难以满足ARM等微处理器测试所用的时序信号高分辨率要求，因而必须不断提高自动测试设备的性能，导致测试成本不断攀升。
此外，因为ARM芯片的复杂度越来越高，为对其进行功能测试，人工编写测试向量的工作量是极其巨大的，实际上一个ARM芯片测试向量的手工编写工作量可能达到数十人年甚至更多。
本文针对ARM Cortex内核的工作原理，提出了一种高效的测试向量产生方法，并在BC3192测试系统上实现了对ARM Cortex-M3内核微处理器的测试。
1 微处理器测试方法集成电路测试主要包括功能测试和直流参数的测试，微处理器的测试也包括功能和直流参数测试两项内容。
微处理器包含丰富的指令集，而且微处理器种类繁多，不同微处理器之间很难有统一的测试规范。
基于电流信息的CMOS SRAM存储单元故障测试
陈飞;王友仁;崔江
【期刊名称】《传感器与微系统》
【年(卷),期】2008(027)006
【摘要】针对深亚微米技术,提出了差分静态电流技术和动态电流技术相结合的方法对CMOS SRAM存储单元进行故障诊断,针对该方法改进了0-1算法.改进的0-1算法与传统的March算法相比,明显降低了测试开销.以四单元存储器为诊断实例,针对桥接故障、开路故障与耦合故障,实现了100%故障诊断覆盖率.实验结果证明了新方法具有故障覆盖率高的特点,能够诊断传统逻辑测试法难以探测的部分故障.【总页数】4页(P100-103)
【作者】陈飞;王友仁;崔江
【作者单位】南京航空航天大学自动化学院,江苏,南京,210016;南京航空航天大学自动化学院,江苏,南京,210016;南京航空航天大学自动化学院,江苏,南京,210016【正文语种】中文
【中图分类】TP206
【相关文献】
1.基于BIST的SRAM型FPGA故障测试 [J], 杨会平;王晓鹏;宋庆恒
2.基于电流信号加减运算的电流型CMOS电路设计 [J], 陈金飞;周选昌
3.基于传输电流开关理论的电流型CMOS ADC电路设计 [J], 周选昌
4.基于电流型CMOS电路的新型和图转化方法 [J], 姚茂群;孙曦;李聪辉
5.CMOS SRAM存储单元研究 [J], 王万业
因版权原因，仅展示原文概要，查看原文内容请购买。
片上SRAM内建自测试的实现方法
马琪;裘燕锋
【期刊名称】《计算机研究与发展》
【年(卷),期】2010()S1
【摘要】存储器内建自测试(MBIST)技术是目前芯片嵌入式存储器测试的最通用方法.介绍了基于自编RTL和基于Synopsys Rambist EDA技术的两种片上SRAM BIST电路方法.
【总页数】5页(P185-189)
【关键词】片上SRAM;内建自测试;MBIST算法
【作者】马琪;裘燕锋
【作者单位】杭州电子科技大学微电子CAD研究所
【正文语种】中文
【中图分类】TP3
【相关文献】
1.on-Chip SRAM内建自测试及其算法的研究 [J], 刘有耀;李彬
2.基于MARCH算法的SRAM内建自测试设计 [J], 张铜;成本茂;张小锋
3.嵌入式双端口SRAM可编程内建自测试结构的设计 [J], 颜学龙;汤敏
4.基于改进算法的DICE结构抗辐射SRAM内建自测试电路设计 [J], 王海新;曹贝;付方发;李美慧
5.基于IEEE 1500标准的嵌入式ROM及SRAM内建自测试设计 [J], 谈恩民;金锋
因版权原因，仅展示原文概要，查看原文内容请购买。
