莆田学院期末考试试卷 （A ）卷
2013 — 2014 学年第 二 学期
课程名称： 数字电子技术 适用年级/专业：12/计算机、计教、电信、通信、测控 试卷类别 开卷（ ） 闭卷（√） 学历层次 本科 考试用时 120分钟
《考生注意：答案要全部抄到答题纸上，做在试卷上不给分》．．．．．．．．．．．．．．．．．．．．．．．．．．．
一、填空题（每空2分，共20分）
1.若用二进制代码对48个字符进行编码，则至少需要 ① 位二进制数。
2.2n 选1数据选择器，它有 ① 位地址码。
3.把JK 触发器转换为T ’触发器的方法是 ① 。
4.集成计数器的级联方式有 ① 和 ② 两种方式。
5.驱动共阴极七段数码管的译码器的输出电平为 ① 有效。
6.利用 ① 法和 ② 法可以改变集成计数器的计数长度。
7.具有两个稳定状态并能接收、保持和输出数据输入端的信号的电路叫 ① 。 8.74LS163的清零端是同步清零，则下图构成 ① 进制计数器。
二、单项选择题（每小题2分，共20分）
1. 将二进制1101.11转换为十六进制数为______。
A ．15.3
B ．12.E
C ．D.C
D ．21.3 2. 逻辑函数)(AB A F ⊕=，欲使1=F ，则AB 取值为______。
A ．00
B ．01
C ．10
D ．11
3. 组合逻辑电路______。
A.一定是用逻辑门构成的
B.一定不是用逻辑门构成的
C.一定是用集成逻辑门构成的
D. A 与C 均可
4. 已知2 个与非门构成的基本RS 触发器，则其输入端的约束条件为______。
A. 1=+D D S R
B. 0=+D D S R
C. 1=D D S R
D. 0=D D S R
5. N 个触发器可以构成最大计数长度（进制数）为______的计数器。
A.N
B.N 2
C.2N
D.2N 6. 同步计数器和异步计数器比较，同步计数器的显著优点是______。
A.工作速度高
B.触发器利用率高
C.电路简单
D.不受时钟CP 控制 7. 若将D 触发器的D 端连在Q 端上，经100个脉冲后，它的次态Q （t+100）=0，则现态Q （t ）应为______。
A ．0 B. 1 C. 与原状态无关
8. 若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是______。
A ．异或 B. 同或 C. 或非 D. 与非
9. 利用2个3线-8线译码器和一个非门，可以扩展得到1个______译码器。
A ．2-4
B ．4-16
C ．3-8
D ．无法确定
10．用二进制异步计数器从0做加法，计到十进制数178，则最少需要______个触发器。
A ．2
B ．6
C ．7
D ．8
E ．10
三、化简下列函数为最简函数（每小题5分，共15分）
1．用代数法化简：
2．用卡诺图法化简：∑∑+=)14,10,8,7()12,6,4,3,2,0(),,,(d m D C B A F 3．用卡诺图法化简：D BC D C B D AB C B A CD B A Y +⋅+++= 四、分析与设计：（其中第4小题15分，其他每小题10分，共45分）
1．某逻辑电路输入A 、B 、C 及输出Y 的波形如图所示，试列出真值表，写出输出逻辑表达式，并用门电路实现。
2．分析下图所示时序电路的逻辑功能，设各触发器110==K K ，初始状态为Q = 0，试写出：
（1）状态方程；
（2）列出状态转换表，并画出电路的状态转换图。
3．用十六进制集成计数器74LS161设计一个5进制计数器。
1 1
4．试用一片集成8选1数据选择器CT74LS151和必要的门电路设计一个函数发生器电路，其功能如下表所示。
