Cortex-M系列M0：Cortex-M0是目前最小的ARM处理器，该处理器的芯片面积非常小，能耗极低，且编程所需的代码占用量很少，这就使得开发人员可以直接跳过16位系统，以接近8 位系统的成本开销获取32 位系统的性能。
Cortex-M0 处理器超低的门数开销，使得它可以用在仿真和数模混合设备中。
M0+：以Cortex-M0 处理器为基础，保留了全部指令集和数据兼容性，同时进一步降低了能耗，提高了性能。
2级流水线，性能效率可达1.08 DMIPS/MHz。
M1：第一个专为FPGA 中的实现设计的ARM 处理器。
Cortex-M1 处理器面向所有主要FPGA 设备并包括对领先的FPGA 综合工具的支持，允许设计者为每个项目选择最佳实现。
M3：适用于具有较高确定性的实时应用，它经过专门开发，可使合作伙伴针对广泛的设备（包括微控制器、汽车车身系统、工业控制系统以及无线网络和传感器）开发高性能低成本平台。
此处理器具有出色的计算性能以及对事件的优异系统响应能力，同时可应实际中对低动态和静态功率需求的挑战。
M4：由ARM 专门开发的最新嵌入式处理器，用以满足需要有效且易于使用的控制和信号处理功能混合的数字信号控制市场。
M7：在ARM Cortex-M 处理器系列中，Cortex-M7 的性能最为出色。
它拥有六级超标量流水线、灵活的系统和存接口（包括AXI 和AHB）、缓存（Cache）以及高度耦合存（TCM），为MCU 提供出色的整数、浮点和DSP 性能。
互联：64位AMBA4 AXI, AHB外设端口(64MB 到512MB)指令缓存：0 到64kB，双路组相联，带有可选ECC数据缓存：0 到64kB，四路组相联，带有可选ECC指令TCM：0 到16MB，带有可选ECC数据TCM：0 到16MB，带有可选ECCCortex-M系列规格对比Cortex-A系列：ARM Cortex-A 系列是一系列用于复杂操作系统和用户应用程序的应用程序处理器。
wordARMCortex-M3内核结构2.1ARMCortex-M3处理器简介概述ARM公司成立于上个世纪九十年代初，致力于处理器内核研究，ARM 即Advanced RISC Machines的缩写，ARM公司本身不生产芯片，只设计内核，靠转让设计许可，由合作伙伴公司来生产各具特色的芯片。
这种运行模式运营的成果受到全球半导公司以与用户的青睐。
目前ARM体系结构的处理器内核有：ARM7TDMI、ARM9TDMI、ARM10TDMI、ARM11以与Cortex等。
2005年ARM推出的ARMCortex系列内核，分别为：A系列、R系列和M系列，其中A系列是针对可以运行复杂操作系统〔Linux、WindowsCE、Symbian等〕的处理器；R系列是主要针对处理实时性要求较高的处理器〔汽车电子、网络、影像系统〕；M系列又叫微控制器，对开发费用敏感，对性能要求较高的场合。
Cortex-M系列目前的产品有M0、M1、M3，其中M1用在FPGA中。
Cortex-M系列对微控制器和低本钱应用提供优化，具有低本钱、低功耗和高性能的特点，能够满足微控制器设计师进展创新设计的需求。
其中，ARMCortex-M3处理器的性能是ARM7的两倍，而功耗却只有ARM7的1/3，适用于众多高性能、极其低本钱需求的嵌入式应用，如微控制器、汽车系统、大型家用电器、网络装置等，ARMCortex-M3提供了32位微控制器市场前所未有的优势。
Cortex-M3内核，内部的数据路径为32位，存放器为32位，存储器接口也是32位。
Cortex-M3采用了哈佛结构，拥有独立的指令总线和数据总线，可以让取指与数据访问分开进展。
Cortex-M3还提供一个可选的MPU，对存储器进展保护，而且在需要的情况下也可以使用外部的cache。
另外在Cortex-M3中，存储器支持小端模式和大端存储格式。
Cortex-M3内部还附赠了很多调试组件，用于在硬件水平上支持调试操作，如指令断点，数据观察点等。
Cortex-M 系列针对成本和功耗敏感的MCU 和终端应用如智能测量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械的混合信号设备进行过优化...比较Cortex-M 处理器Cortex-M 系列是适用于具有不同的成本、功耗和性能的一系列易于使用的兼容嵌入式设备如微控制器MCU的理想解决方案..每个处理器都针对十分广泛的嵌入式应用范围提供最佳权衡取舍..关于Cortex-M4与Cortex-M3的区别;：M4不是用来取代M3的;它只是多了浮点运算功能..如果你不需要浮点DSP;M3就足够了Cortex-M 系列处理器都是二进制向上兼容的;这使得软件重用以及从一个Cortex-M 处理器无缝发展到另一个成为可能..M Cortex-M 技术CMSISARM Cortex 微控制器软件接口标准 CMSIS 是 Cortex-M 处理器系列的与供应商无关的硬件抽象层.. 使用 CMSIS;可以为接口外设、实时操作系统和中间件实现一致且简单的软件接口;从而简化软件的重用、缩短新微控制器开发人员的学习过程;并缩短新产品的上市时间..深入：嵌套矢量中断控制器 NVICNVIC 是 Cortex-M 处理器不可或缺的部分;它为处理器提供了卓越的中断处理能力..Cortex-M 处理器使用一个矢量表;其中包含要为特定中断处理程序执行的函数的地址..接受中断时;处理器会从该矢量表中提取地址..为了减少门数并增强系统灵活性;Cortex-M 处理器使用一个基于堆栈的异常模型..出现异常时;系统会将关键通用寄存器推送到堆栈上..完成入栈和指令提取后;将执行中断服务例程或故障处理程序;然后自动还原寄存器以使中断的程序恢复正常执行..使用此方法;便无需编写汇编器包装器了而这是对基于 C 语言的传统中断服务例程执行堆栈操作所必需的;从而使得应用程序的开发变得非常容易..NVIC 支持中断嵌套入栈;从而允许通过运用较高的优先级来较早地为某个中断提供服务..在硬件中完成对中断的响应Cortex-M 系列处理器的中断响应是从发出中断信号到执行中断服务例程的周期数..它包括：检测中断背对背或迟到中断的最佳处理参见下文提取矢量地址将易损坏的寄存器入栈跳转到中断处理程序这些任务在硬件中执行;并且包含在为 Cortex-M 处理器报出的中断响应周期时间中..在其他许多体系结构中;这些任务必须在软件的中断处理程序中执行;从而引起延迟并使得过程十分复杂..NVIC 中的尾链在背对背中断的情况下;传统系统会重复完整的状态保存和还原周期两次;从而导致更高的延迟..Cortex-M 处理器通过在 NVIC 硬件中实现尾链技术简化了活动中断和挂起的中断之间的转换..处理器状态会在比软件实现时间更少的周期内自动保存在中断条目上并在中断退出时还原;从而显着提升低 MHz 系统的性能..NVIC 对迟到的较高优先级中断的响应如果在为上一个中断执行堆栈推送期间较高优先级的中断迟到;NVIC 会立即提取新的矢量地址来为挂起的中断提供服务;如上所示..Cortex-M NVIC 对这些可能性提供具有确定性的响应并支持迟到和抢占..NVIC 进行的堆栈弹出抢占同样;如果异常到达;NVIC 将放弃堆栈弹出并立即为新的中断提供服务;如上所示..通过抢占并切换到第二个中断而不完成状态还原和保存;NVIC 以具有确定性的方式实现了缩短延迟..二、为什么选择1、为什么选择Cortex-M0能耗最低的最小 ARM 处理器Cortex-M0 的代码密度和能效优势意味着它是各种应用中 8/16 位设备的自然高性价比换代产品;同时保留与功能丰富的 Cortex-M3 处理器的工具和二进制向上兼容性..超低的能耗Cortex-M0 处理器在不到 12 K 门的面积内能耗仅有85 μW/MHz0.085 毫瓦;所凭借的是作为低能耗技术的领导者和创建超低能耗设备的主要推动者的无与伦比的 ARM 专门技术..简单指令只有 56 个;这样您便可以快速掌握整个 Cortex-M0 指令集如果需要；但其 C 语言友好体系结构意味着这并不是必需的..可供选择的具有完全确定性的指令和中断计时使得计算响应时间十分容易..优化的连接性设计为支持低能耗连接;如 Bluetooth Low Energy BLE、IEEE 802.15 和 Z-wave;特别是在这样的模拟设备中：这些模拟设备正在增加其数字功能;以有效地预处理和传输数据..2、为什么选择Cortex-M3提供更高的性能和更丰富的功能于 2004 年引进、最近通过新技术进行了更新并更新了可配置性的 Cortex-M3;是专门针对微控制器应用开发的主流 ARM 处理器..性能和能效具有高性能和低动态能耗;Cortex-M3 处理器提供领先的功效：在 90nmG 基础上为 12.5 DMIPS/mW..将集成的睡眠模式与可选的状态保留功能相结合;Cortex-M3 处理器确保对于同时需要低能耗和出色性能的应用不存在折衷..全功能该处理器执行 Thumb-2 指令集以获得最佳性能和代码大小;包括硬件除法、单周期乘法和位字段操作..Cortex-M3 NVIC 在设计时是高度可配置的;最多可提供 240 个具有单独优先级、动态重设优先级功能和集成系统时钟的系统中断..丰富的连接功能和性能的组合使基于 Cortex-M3 的设备可以有效处理多个 I/O 通道和协议标准;如USB OTG On-The-Go..3、为什么选择Cortex-M4目标用用：专门面向电动机控制、汽车、电源管理、嵌入式音频和工业自动化市场的新兴类别的灵活解决方案..曾获大奖的高能效数字信号控制Cortex-M4 提供了无可比拟的功能;以将 32 位控制与领先的数字信号处理技术集成来满足需要很高能效级别的市场..易于使用的技术Cortex-M4 通过一系列出色的软件工具和 Cortex 微控制器软件接口标准 CMSIS 使信号处理算法开发变得十分容易..三、规范1、M0ARM Cortex-M0 处理器执行Thumb 指令集;包括少量使用Thumb-2 技术的32 位指令..这是ARM Cortex-M3 和ARM Cortex-M4 支持的指令集的二进制向上可兼容子集..2、M3内核面积、频率范围和功耗取决于工艺、库和优化..上面引用的数字是使用通用TSMC 工艺技术和ARM 物理IP 标准单元库和RAM 的合成核心的说明..面积数字包括CM3Core、嵌套向量中断控制器NVIC 和总线矩阵;但不包括可选组件包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和跟踪端口接口单元..速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流决策和折衷..面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷..3、M4内核面积、频率范围和功耗取决于工艺、库和优化..上面引用的数字是使用低功耗工艺技术和 ARM 物理 IP 标准单元库和 RAM 的合成内核的说明..面积数字包括中央内核包括 DSP 扩展、嵌套矢量中断控制器 NVIC 和总线矩阵;但不包括可选组件包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和 Trace Port Interface Unit..速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流决策和折衷..面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷..以下的一点为M4页面特有的介绍：系统IP系统IP 组件对于在芯片上构建复杂的系统至关重要;通过利用系统IP 组件;开发人员可以显着缩短开发和验证周期;从而节省成本并缩短产品的上市时间..注：以上内容摘自目前部分主流厂家的产品介绍：德州仪器：1、LM3Sxxxx系列M32、LM4Fxxxx系列M4意法半导体：1、STM32 F0xx系列M0 48MHZ2、STM32 Lxxx系列M3 32MHZ3、STM32 F1xx系列M3 72MHZ4、STM32 F2xx系列M3 120MHZ5、STM32 F4xx系列M4 168MHZNXP：1、LPC11xx LPC12xx系列M02、LPC13xx LPC17xx LPC18xx 系列M33、LPC43xx 系列M4飞思卡尔：1、Kinetis L系列M0+2、Kinetis X系列、K系列M4Atmel:1、SAM3S/U/N系列M32、SAM4S系列M43、SAM7xxxx系列ARM74、SAM9xxxx系列ARM9英飞凌：1、XCM4000系列M4;是英飞凌第一次推出ARM架构的MCU 富士通：1、FM3家族M3SILICON LABS：1、SiM3C1xx80MHZ系列M32、SiM3U1xx80MHZ USB系列M3。
