当前位置：文档之家 › ARM学习笔记资料

ARM学习笔记资料

  • 格式：doc
  • 大小：292.50 KB
  • 文档页数：20

ARM学习笔记本课程的主要学习内容1. 基础部分●ARM处理器的基础知识●ARM指令系统●伪操作和伪指令●基于汇编语言的程序设计●ARM存储系统●异常中断处理2.应用部分●基于ARM处理器的C程序设计●DMA过程的实现●利用定时部件实现定时●对I/O端口编程第二章ARM处理器的基础知识2.1 ARM处理器模式2.2 ARM寄存器介绍2.3 ARM存储系统2.4 ARM体系的异常中断2.1 ARM处理器模式1. 处理器模式的分类(1)用户模式(User, user)(2)快速中断模式(FIQ, fiq) ---用于高速数据传输和通道处理(3)外部中断模式(IRQ, irq) ----用于通常的中断处理(4)管理模式(Supervisor, svc)-----供操作系统使用的一种保护模式(5)数据访问中止模式(Abort, abt) ---用于虚拟存储及存储保护(6)未定义指令中止模式(Undefine, und)-----用于支持通过软件仿真硬件的协处理器(7)系统模式(System, sys)-----用于特权级的操作系统任务除了用户模式之外的其它6种模式称为特权模式(Previleged mode)．在这些模式下，程序可以访问所有的系统资源．也可以任意地进行处理器模式的切换．其中，除了系统模式以外，其它5种特权模式又称为异常模式．2. 处理器模式的切换(1)处理器模式可以通过软件控制进行切换．也可以通过异常中断的方式进行切换．(2)大多数的应用程序运行在用户模式下．这时，应用程序不能够访问一些受操作系统保护的系统资源．(3)应用程序不能直接进行处理器模式的切换．当需要进行处理器模式切换时，应用程序可以通过异常中，在异常中断的处理过程中实现处理器模式的切换．(4)当应用程序发生异常中断时，处理器进入相应的处理器模式．每一种处理器模式都有一组寄存器，供相应的异常中断程序使用．这样可以保证在进入相应的处理器模式时，用户模式下的寄存器不被破坏．(5)系统模式不是通过异常中断进入的,它和用户模式具有完全一样的寄存器.但系统模式属于特权模式,可以访问所有的系统资源,也可以直接进行处理器模式切换.它主要供操作系统使用.2.2 ARM寄存器介绍ARM处理器共有37个寄存器．其中包括：31个通用寄存器，包括程序计数器(PC)在内．这些寄存器都是32位寄存器．6个状态寄存器．这些寄存器都是32位寄存器．但目前只使用了其中的14位．通用寄存器可分为3类：●未备份寄存器，包括R0-R7●备份寄存器，包括R8-R14●程序计数器PC，即R15●程序状态寄存器CPSR对于备份寄存器R13和R14来说，每个寄存器对应6个不同的物理寄存器．●寄存器R13在ARM中经常用作堆栈指针．现场保护。

●寄存器R14又被称为连接寄存器(LR)．主要有两个作用：保存子程序的返回地址保存异常中断程序的返回地址。

当通过BL或BLX指令调用子程序时，R14被设置成该子程序的返回地址。

在子程序中，当把R14的值复制到PC时，就实现了子程序的返回。

MOV PC LR或者BL LR.●程序计数器R15被称为PC．它的值为当前指令的地址值加8个字节．一条ARM指令固定占有4个字节的存储空间．所以PC总是指向当前指令的下两条指令．并且ARM 指令是字对齐的，所以PC的第0位和第1位总是0．●程序状态寄存器CPSRCPSR可以在任何处理器模式下被访问．每一种处理器模式下都有一个专用的物理寄存器，称为备份程序状态寄存器(SPSR)．当特定的异常中断发生时，这个寄存器用于存放当前程序状态寄存器的内容．在异常中断程序退出时，可以用SPSR的内容来恢复CPSR．由于用户模式和系统模式不是异常中断模式，所以它们没有SPSR．CPSR是一个32位的寄存器2.3 ARM存储系统●ARM存储系统中1个字单元包含4个字节单元．●ARM存储系统中引入了半字的概念，1个半字单元包含2个字节单元．●小端存储格式----高位地址保存高位数据大端存储格式----高位地址保存低位数据●ARM存储系统的默认存储格式是小端存储格式2.4 ARM体系的异常中断●保存被中断程序:SPSR_mode ←CPSRR14_mode ←return address●恢复被中断程序:CPSR ←SPSR_modePC ←R14_modeCPSR是指用户模式的程序状态寄存器SPSR_mode是指即将进入的异常模式的备份程序状态寄存器R14_mode是指即将进入的异常模式的连接寄存器return_address是指异常中断处理程序的返回地址第三章寻址方式3.1 ARM指令的基本特点3.2 数据处理指令的操作数寻址方式3.3 Load/Store指令的操作数寻址方式3.1 ARM指令的基本特点●一条ARM指令的字长为固定的32位，需要4个字节的存储空间．一条典型的ARM指令的语法格式如下所示：<OPCODE> {<COND>} {S} <Rd>, <Rn>, <Shifter_operand><OPCODE>: 指令的助记符，如ADD，MOV等等．{<COND>}: 指令的执行条件．{S}: 决定指令的运行是否影响CPSR值<Rd>: 表示目标寄存器<Rn>: 表示包含第一个操作数的寄存器<shifter_operand>: 表示第二个操作数2.2 数据处理指令的操作数寻址方式<shifter_operand>通常具有以下3种格式(1)立即数方式ADD R0, R0, #2 ;R0←R0+21.如十六进制数在0x00到0xFF之间，则它一定是合法的1.若十六进制数>0XFF则将十六进制的数转化成十进制2.如果这个十进制数能够被4整除则这个十六进制的立即数和合法的，否则是非法的3例如：0x101=257/4=64.25 非法0x104=260/4=65 合法(2)寄存器方式ADD R0, R0, R1 ;R0←R0+R1(3)寄存器移位方式移位方式有以下的几种形式●ASR 算术右移最高有效位右移，同时用自身填入，最低位移C可以实现带符号数的除2运算例:ADD R0, R1, R2, ASR #1;R0←R1+R2/2●LSL 逻辑左移最低位补0，最高位移入C实现无符号数的乘2运算例:ADD R0, R1, R2, LSL #2 ;R0←R1+R2*4●LSR 逻辑右移最高位补0，最低位移入C实现无符号数的除2运算例:MOV R3, #2ADD R0, R1, R2, LSR R3 ;R0←R1+R2/4●ROR循环右移例: MOV R0, R0, ROR #8将R0循环右移8位●RRX 扩展的循环右移例: MOV R0, R0, RRXC←R0[0]R0[31]←C原来的值RRX操作只能右移1位2.3 Load/Store指令的操作数寻址方式●Load指令用于从内存中读取数据到寄存器中．指令的助记符为LDR.●Store指令用于将寄存器中的数据保存到内存中．指令的助记符为STR．●批量的Load/Store指令可以实现一组寄存器和一块连续的内存单元之间传输数据．各类型的Load/Store指令的寻址方式由两部分组成．一部分为一个基址寄存器，另一部分为一个地址偏移量．基址寄存器可以是任一个通用寄存器，地址偏移量有以下三种格式．(1)立即数(2)寄存器(3)寄存器及一个移位常数在寻址方式中，地址的计算方法有3种(1)偏移量方法(2)事先更新方法在这种方法中,基址寄存器中的值和地址偏移量作加减运算,生成操作数的地址.指令执行后,这个生成的操作数地址被写入基址寄存器.(3)事后更新方法在这种方法中，指令将基址寄存器的值作为操作数的地址执行内存访问．基址寄存器中的值和地址偏移量做加减运算，生成操作数的地址．指令执行后，这个生成的操作数地址被写入基址寄存器．(1)基本的Load/Store指令[<Rn>, #+/-<offset_12>]<Rn>为地址寄存器<offset_12>为12位的地址偏移量例: LDR R0, [R1, #4] ;R0←[R1+4]LDR R0, [R1, #-4] ;R0←[R1-4][<Rn>, #+/-<Rm>]例: LDR R0, [R1, R2] ;R0←[R1+R2]LDR R0, [R1, -R2] ;R0←[R1-R2][<Rn>, #+/-<Rm>, <shift> #<shift_imm>]<Rm>为寄存器中的数值经过移位或循环移位后生成的地址偏移量<shift>为移位运算符<shift_imm>为移位或循环移位的位数例: LDR R0, [R1, R2, LSL #2] ;R0←[R1+R2*4][<Rn>, #+/-<offset_12>]!<Rn>为基址寄存器<offset_12>为12位的地址偏移量!表示采用了事先更新方法.在这种方法中基址寄存器中的值和地址偏移量作加减运算,生成操作数的地址.指令执行后,这个生成的操作数地址被写入基址寄存器.例: LDR R0, [R1, #4] ;R0←[R1+4]LDR R0, [R1, #4]! ;R0←[R1+4], R1←R1+4[<Rn>, #+/-<Rm>]!例: LDR R0, [R1, R2] ;R0←[R1+R2]LDR R0, [R1, R2]! ;R0←[R1+R2], R1←R1+R2[<Rn>, #+/-<Rm>, <shift> #<shift_imm>]!<Rn>为地址寄存器<Rm>为寄存器中的数值经过移位或循环移位后生成的地址偏移量<shift>为移位运算符<shift_imm>为移位或循环移位的位数例: LDR R0, [R1, R2, LSL #2] ;R0←[R1+R2*4]LDR R0, [R1, R2, LSL #2]! ;R0←←R1+R2*4[<Rn>], #+/-<offset_12><Rn>为地址寄存器<offset_12>为12位的地址偏移量这种寻址方式采用了事后更新方法.在这种方法中，指令将基址寄存器的值作为操作数的地址执行内存访问．基址寄存器中的值和地址偏移量做加减运算，生成操作数的地址．指令执行后，这个生成的操作数地址被写入基址寄存器．例: LDR R0, [R1, #4] ;R0← [R1+4]LDR R0, [R1, #4]! ;R0← [R1+4], R1←R1+4LDR R0, [R1], #4 ;R0← [R1], R1←R1+4[<Rn>], #+/-<Rm>例: LDR R0, [R1, R2] ;R0← [R1+R2]LDR R0, [R1, R2]! ;R0← [R1+R2], R1←R1+R2LDR R0, [R1], R2 ;R0← [R1], R1←R1+R2[<Rn>], #+/-<Rm>, <shift> #<shift_imm>例: LDR R0, [R1, R2, LSL #2] ;R0← [R1+R2*4]LDR R0, [R1, R2, LSL #2]! ;R0←LDR R0, [R1], R2, LSL #2 ;R0← [R1], R1← R1+R2*4(2)批量的Load/Store指令一条批量的Load/Store指令可以实现在一组寄存器和一块连续的内存单元之间传输数据．其语法格式如下LDM {<Cond>}<addressing_mode> <Rn>{!}, <registers>{^}STM {<Cond>}<addressing_mode> <Rn>{!}, <registers>{^}其中，指令中寄存器和内存单元的对应关系满足这样的规则：编号低的寄存器对应于内存中低地址单元，编号高的寄存器对应于内存中高地址单元．<Rn>中存放连续的内存单元中的最低地址值．例：STMFD R13!, {R0-R12, R14};STMDB ←STMFD;R0← [R13-4*14];R1← [R13-4*13];…;R14← [R13-4],R14通常保存返回地址;R13←R13-4*14LDMFD R13!, {R0-R12, PC};R0← [R13];R1← [R13+4];…;PC← [R13+4*13],即PC←R14,子程序返回或中断返回;R13←R13+4*14;R13为堆栈指针,该指令将堆栈中数据装载到寄存器中．;LDMIA ←LDMFD第四章ARM指令集4.1 ARM指令集概述4.2 跳转指令4.3 数据处理指令4.5 内存访问指令4.4 状态寄存器访问指令4.6 异常中断产生指令4.7 Thumb指令集简介4.8 基本的ARM指令功能段ARM指令可以分为6类，即跳转指令，数据处理指令，程序状态寄存器指令，内存访问指令，协处理器指令和异常中断指令．4.2 跳转指令在ARM中有两种方式实现程序的跳转，一种是跳转指令；另一种是直接向PC寄存器(R15)中写入目标地址值．通过直接向PC寄存器中写入目标地址值可以实现在4GB的地址空间中任意跳转．ARM的跳转指令可以从当前指令向前或向后的32MB的地址空间跳转．ARM的跳转指令有以下的4种B跳转指令执行B指令可以跳转到指令中所指定的目标地址．并且B指令仅执行跳转操作．例：B Label ;程序跳转到标号Label处执行BEQ Label ;若Z=1,程序跳转到标号Label处执行BL带返回和跳转的指令BL指令可以跳转到指令中的目标地址，同时将PC(R15)寄存器的值减4后保存在LR(R14)寄存器中．BL指令用于实现子程序调用例：BL func1 ;调用子程序func1…MOV PC, LR ;子程序返回BLX带返回和状态切换的跳转指令(略去)BX带状态切换的跳转指令(略去)4.3 数据处理指令(1)MOV 数据传送指令实现程序跳转MOV PC, LR ;R15←R14实现从异常中断中返回MOVS PC, LR ;R15←R14;CPSR←SPSR_mode(2)ADD 加法指令(3)ADC 带进位加法指令ADC和ADD指令的联合使用可以实现两个64位操作数的相加．假设R0和R1存放一个64位操作数，其中R0保存低位数据；R2和R3存放另一个64位操作数，其中R2存放低位数据．实现这两个操作数相加的指令为ADDS R4, R0, R2 ;影响CPSRADC R5, R1, R3 ;不影响CPSR(4)SUB 减法指令注意：在SUBS指令中，如果发生了借位操作，CSPR寄存器中的C标志位设置为0；如果没有发生借位，CPSR寄存器中的借位标志设置为1．这与ADDS指令正好相反．这主要是为了适应SBC等指令的需要(5)SBC 带借位减法指令SBC和SUB指令的联合使用可以实现两个64位操作数的相减．SUBS R4, R0, R2 ;影响CPSRSBC R5, R1, R3 ;不影响CPSR(6)MUL 乘法指令(8)AND 逻辑与操作指令(10)BIC 位清除指令BIC指令将<shifter_operand>表示的数值的反码与寄存器<Rn>的值进行按位相与操作．并把结果保存到目标寄存器<Rd>中．BIC R0, R0, #%1011 ;将R0中第0位，第1位，第3位清0，其它位不变．%表示后面的数据采用二进制(11)EOR 逻辑异或操作指令(9)ORR 逻辑或操作指令(7)CMP 比较指令(12)TST 位测试指令4.4 状态寄存器访问指令ARM中有两条指令用于在程序状态寄存器和通用寄存器之间传送数据．程序状态寄存器指令包括以下两条MRS程序状态寄存器到通用寄存器的传送指令MSR通用寄存器到程序状态寄存器的传送指令例：下面的指令段将当前的处理器模式切换到管理模式MRS R0, CPSR ;读取CPSRBIC R0, R0, #0x1F ;修改，去除当前的处理器模式ORR R0, R0, #0x13 ;修改，设置管理模式MSR CPSR_c, R0 ;写回，仅仅修改CPSR中的控制位域4.5 内存访问指令(Load/Store指令)(1)LDRB指令LDRB指令用于从内存中将一个8位的字节数据读取到指令中的目标寄存器中，并将寄存器的高24位清零．指令的语法格式LDR {<cond>}B <Rd>, <addressing_mode>LDRB R0, [R2, #3] ; 将内存单元(R2+3)中的字节数据读取到R0中，R0的高24位清零(2)STRB指令STRB指令将一个8位的字节数据写入到指令中指定的内存单元，该字节数据为指令中存放操作数的寄存器的低8位．指令的语法格式STR {<cond>}B <Rd>, <addressing_mode>STRB R0, [R2, #3] ;将R0中的低8位数据保存到内存单元(R2+3)中．4.6 异常中断产生指令(1)SWI软件中断指令4.7 基本的ARM指令功能段4.7.1 基本的指令功能段条件判断语句下面的程序段实现了在满足一定条件下的加法运算CMP R0, #0 ;判断R0是否等于0CMPNE R1, #1 ;如果R0不等于0，判断R1是否等于1ADDEQ R2, R3, R4 ;R0=0或R1=1时，R2=R3+R4循环语句下面的代码段实现了程序的循环执行MOV R0 , #loopcount;初始化循环次数loop…SUBS R0, R0, #1 ;循环计数器减1，同时设置条件标志位BNE loop ;如果循环计数器不为0，跳转到loop处继续执行;如果循环计数器为0，则结束循环．…简单的数据块复制下面的代码段实现简单的数据块复制.程序一次将48个字数据从R12作为首地址的一段连续的内存单元复制到R13作为首地址的一段连续的内存单元．代码执行前R12为源数据区首地址，R13为目标数据区首地址，R14为源数据区末地址．loopLDMIA R12!, {R0-R11} ;从源数据区读取48个字STMIA R13!, {R0-R11} ;将48个字保存到目标数据区CMP R12, R14 ;是否到达源数据结尾BLO loop ;没有到达则继续复制链表操作下面的代码段在链表中搜索与某一数据相等的元素.链表的每个元素包括两个字,第1个字包含1个字节的数据;第2个字是指向下一个链表元素的指针.当这个指针为0时表示链表结束．代码执行前R0指向链表的头元素，R1中存放要搜索的数据；代码执行后R0指向第1个匹配的元素，或者当没有匹配元素时，R0为0．llsearchCMP R0, 0 ;R0指针是否指向链表尾部LDRNEB R2, [R0] ;读取当前链表元素中的字节数据CMPNE R1, R2 ;判断当前元素是否为需要搜索的数据LDRNE R0, [R0, #4] ;如果不是，指针R0指向下一个元素BNE llsearch ;如果下一个元素存在，跳转到llsearch处执行MOV PC, LR ;搜索完成，程序返回简单的串比较下面的代码段实现比较两个串的大小．代码执行前，R0指向第1个串，R1指向第2个串．代码执行后R0中保存比较结果，如果两个串相同，R0为0；如果第1个串大于第2个串，R0>0；如果第1个串小于第2个串，R0<0．strcmpLDRB R2, [R0], #1 ;从第1个串读取字节数据到R2中LDRB R3, [R1], #1 ;从第2个串读取字节数据到R3中CMP R2, #0 ;判断第1个串是否已经搜索完了CMPNE R3, #0 ;判断第2个串是否已经搜索完了BEQ return ;如果任一个串搜索完了，跳转到returnCMP R2, R3 ;如果两个串均未搜索完，比较两个串中的对应元素BEQ strcmp ;如果两个元素相等，继续比较后面的元素returnSUB R0, R2, R3 ;判断两个串的大小关系MOV PC, LR ;程序返回多路跳转下面的代码段通过函数地址表实现多路跳转．其中，maxindex为跳转的最大索引号，R0跳转的索引号．CMP R0, #maxindex ;判断索引号是否超过了最大索引号LDRLO PC, [PC, R0, LSL #2] ;如果没有超过，跳转到相应的程序处B IndexOutOfRange ;如果超过，跳转到错误程序处理处DCD Handler0 ;子程序0的地址DCD Handler1 ;子程序1的地址DCD Handler2 ;子程序2的地址…4.7.2 与系统相关的指令功能段SWI中断处理程序示例SWI指令使处理器切换到管理模式，在管理模式下请求特定的系统服务（这些系统服务通常由操作系统提供）．当SWI指令执行时通常完成下面的操作指令的下一条指令的地址;将返回地址赋给管理模式中的R14寄存器SPSR_svc=CPSR ;保存当前CPSRCPSR[4:0]=0b10011 ;使处理器切换到管理模式CPSR[5]=0 ;使程序进入ARM状态CPSR[7]=1 ;禁止正常的中断响应if high vectors configured then ;程序跳转到相应的中断向量处PC=0xFFFF0008 ;使用高端向量elsePC=0x00000008 ;使用正常向量下面的代码段是SWI中断处理程序的基本框架．SWI中断向量存放在内存单元0x00000008处．通常在该地址处放一条跳转指令．其目标地址为下面代码段的首地址．在下面的代码段中，程序保存了相关的寄存器，接着提取SWI指令中的立即数，以确定SWI指令中的立即数，以确定SWI指令请求的具体服务．对于ARM状态和Thumb状态分别得到24位和8位立即数．根据得到的立即数程序跳转到相应的代码处执行．在下面的代码段中，仅仅保存了寄存器R0-R3，R12和LR(R14)．如果实际代码还用到了其它的寄存器，可以修改代码中的寄存器列表，也可以在各个具体的服务程序中保存各自用到的寄存器．SWIHandlerSTMFD sp!, {r0-r3, r12, lr} ;保存相关的寄存器MRS r0, spsr ;将SPSR内容传送到R0中TST r0, #0x20 ;判断程序状态是否为ARM状态LDRNE r0, [lr, # -2] ; 如果是Thumb状态，提取指令中的8位立即数BICNE r0, r0, #0xff00LDREQ r0, [lr, # -4] ; 如果是ARM状态，提取指令中的24位立即数BICEQ r0, r0, #0xff000000CMP r0, #MaxSWI ;判断请求的服务的序号是否超过合法的范围LDRLS pc, [pc, r0, LSL #2] ;如果没有超出合法范围，跳转到相应的服务程序执行B SWIOutOfRange ;如果超出了合法范围，跳转到错误处理程序．Switable ;下面是各服务程序的地址表DCD do_swi_0;立即数为0时，对应的服务程序的入口地址DCD do_swi_1 ;立即数为1时，对应的服务程序的入口地址…do_swi_0 ;服务程序do_swi_0的代码…LDM sp!, {r0-r3, r12, pc}^do_swi_1 ;服务程序do_swi_1的代码…(2)IRQ中断处理程序示例在ARM中，外部中断管理器或外设通过使能ARM处理器中的IRQ输入引脚产生IRQ异常中断．CSPR寄存器中的I 控制位设置为1时禁止ARM处理器响应IRQ中断请求，CPSR 寄存器中的I控制位设置为0时ARM处理器在指令边界处检查是否有IRQ中断请求．ARM处理器响应IRQ中断请求时，完成以下工作R14_irq←PC ;保存当前PC值SPSR_irq=CPSR ;保存CPSRCPSR[4:0]=0b100010 ;将处理器模式切换到IRQ模式CPSR[5]=0 ;进入ARM状态CPSR[7]=1 ;禁止常规中断if high vectors configured then ;跳转到IRQ异常中断的中断向量PC=0xFFFF0018 ;使用高端向量elsePC=0x00000018 ;使用正常向量下面的代码段是IRQ中断处理程序的基本框架．通常，IRQ中断向量存放在内存单元0x00000018处．通常在该地址处放一条跳转指令，其目标地址为下面代码段的首地址．外围中断管理硬件将所有的IRQ异常中断请求按优先级排队，并把优先级最高的IRQ异常中断的相关信息保存到寄存器中．IRQ中断处理程序读取这些信息，并跳转到相应的代码处执行．;保存工作寄存器，返回地址和当前程序现场SUB r14, r14, #4 ;调整R14值，使其指向发生IRQ中断的指令的下一条指令STMFD r13!, {r12, r14} ;保存返回地址和相关的寄存器，r13为栈指针．MRS r12, SPSR ;保存SPSRSTMFD r13!, {r12}MOV r12, #IntBase ;读取中断控制器的基地址LDR r12, [r12, #IntLevel] ;读取优先级最高的中断号MRS r14, CPSR ;读取CPSRBIC r14, r14, #0x80 ;清除中断禁止位MSR CPSR_c, r14 ;将R14的值写入CPSR LDR PC, [PC, r12, LSL #2];跳转到当前IRQ对应的中断处理程序NOP ;插入该指令是为了实现正确跳转DCD Priority0Handler ; Priority0Handler的地址DCD Priority1Handler ; Priority1Handler的地址…Priority0Handler ; Priority0Handler的程序体STMFD r13!, {r0-r11} ;保存工作寄存器组…MRS r12, CPSR ; 修改CPSR的相关位，禁止响应中断ORR r12, r12, #0x80MSR CPSR_c, r12LDMFD r13!, {r0-r12} ;恢复工作寄存器组和SPSR MSR SPSR_cxsf, r12LDMFD r13!, {r12, PC}^ ; 恢复所有寄存器组并返回Priority1Handler ; Priority1Handler的程序体…(3)进程切换进程是操作系统中任务调度的基本单位.每个进程由一个控制块PCB来表示．进程间切换就是通过某种方式保存当前进程的PCB，加载新进程的PCB到处理器中．这里介绍的仅仅是一个简单的演示性的例子，通过下面的约定使这个例子简单并且清晰一些．这里讨论的是用户模式下的进程间的切换．切换过程是通过IRQ中断处理程序完成的.比如在进程1执行到特定时机时,希望切换到进程2.这时系统产生IRQ中断，首先执行常规的中断处理操作，然后判断是返回被中断的进程1，还是切换到新的进程2执行．这里仅仅讨论用户模式下进程间的切换．如果在特权模式下发生了IRQ中断，中断处理程序一定要回到被中断的进程．这里假设IRQ中断处理程序仅仅保存寄存器R0-R3，R12和R14；使用R13作为栈指针；栈的类型为FD型．在中断处理程序中始终禁止中断，也不进行处理器模式的切换．这里假设进程控制块格式为从低地址到高地址依次为下列寄存器：CPSR，返回地址，R0-R14．下面分三部分介绍进程切换的过程在进入IRQ中断处理程序时，首先计算返回地址，并保存相关的寄存器．SUB r14, r14, #4;使r14指向发生中断的指令的下一条指令STMFD R13!, {R0-R3, R12, R14};保存R0-R3，R12和R14如果IRQ中断处理程序返回到被中断的进程，则执行下面的指令．该指令从数据栈中恢复寄存器R0-R3及R12的值，将返回地址传送到PC中，并将SPSR_irq值复制到CPSR中．LDMFD R13!, {R0-R3, R12, PC}^如果IRQ切换到新的进程，则要保存被中断的进程的PCB，然后加载新进程的PCB到处理器中．;保存被中断的进程的PCB，该PCB存放在R0所指向的连续的内存单元MRS R12, SPSR ;读取被中断的进程的CPSRSTR R12, [R0], #8 ;将其保存到R0指向的内存单元，并更新R0值;R0=R0+8LDMFD R13!, {R2, R3} ;读取被中断进程的R0和R1STMIA R0!, {R2, R3} ;将其保存到R0指向的内存单元，并更新R0的值LDMFD R13!, {R2, R3, R12, R14} ;读取栈中的其它数据STR R14, [R0, #-12] ;将返回地址值R14保存在PCB中的第2个字单元，即CPSR之后STMIA R0, {R2-R14}^ ;保存其它所有的寄存器;将新进程的PCB中的内容加载到处理器中，其中R1指向新进程的PCBLDMIA R1!, {R12, R14} ;恢复CPSR及R14MSR SPSR_fxsc, R12LDMIA R1, {R0-R14}^ ;恢复R0-R14NOP ;因为在用户模式下的LDM指令后不能立即操作备份寄存器，故插入本指令．MOVS PC, R14 ; 切换到新进程执第五章伪操作5.1 伪操作概述5.2 符号定义伪操作5.3 数据定义伪操作5.4 伪指令5.5 用于程序说明的伪操作5.6 程序设计实例5.1 伪操作概述ARM汇编语言源程序中语句由指令和伪操作组成．指令在程序运行期间由机器执行．而伪操作是在编译期间由汇编程序进行处理．伪操作的作用主要有：符号定义，数据定义，汇编控制，框架描述，信息报告等．5.2 符号定义伪操作●GBLA, GBLL和GBLSGBLA Var1 ;声明一个全局算术变量并将其初始化为0GBLL Var2 ;声明一个全局逻辑变量并将其初始化为{FALSE}GBLS Var3 ;声明一个全局字符串变量并将其初始化为空串●LCLA, LCLL和LCLSLCLA Var1 ;声明一个局部算术变量并将其初始化为0LCLL Var2 ;声明一个局部逻辑变量并将其初始化为{FALSE}LCLS Var3 ;声明一个局部字符串变量并将其初始化为空串●SETA, SETL及SETSSETA给一个算术变量赋值GBLA Var1Var1 SETA 0xffSETL给一个逻辑变量赋值GBLL Var2Var2 SETL {TRUE} SETS给一个字符串变量赋值GBLS Var3Var3 SETS “ABC”●RLISTRLIST为一个通用寄存器列表定义名称．其语法格式为name RLIST {list_of_rigisters}其中：name是寄存器列表的名称{list_of_rigisters}为通用寄存器列表lst1 RLIST {R0-R6} ;将寄存器列表名称定义为lst15.3 数据定义伪操作●SPACESPACE指令用于分配一块内存单元，并将内存单元初始化为0语法格式为{Label} SPACE exprData1 SPACE 280 ;分配280字节的内存单元并将内存单元初始化为0●DCBDCB用于分配一段字节内存单元．语法格式为{Label} DCB exprStr1 DCB “ABC”,0 ;为字符串分配内存空间字符串以0为结束标志●DCDDCD用于分配一段字内存单元．语法格式为{Label} DCD exprData1 DCD 1, 2, 5 ;分配了3个字单元，其值为1 ，2和55.4 伪指令ADRADR指令将标号相对于PC的偏移量加载到寄存器中语法格式为ADR{cond} register, exprADR指令在编译过程中会被转化为一条机器指令label M OV R1, #10ADR R3, label ;编译为SUB R3, PC, #0x0CADRLADRL指令将标号相对于PC的偏移量加载到寄存器中，ADRL指令被汇编为两条数据处理指令，因而允许更大的地址偏移量．语法格式为ADRL{cond} register, exprstart MOV R0, #10ADRL R4, start+60000ADRL指令被汇编为下面两条指令ADD R4, PC, #0xE800 ;0xE800=59392ADD R4, R4, #0x254 ;0x254=596LDRLDR指令将标号相对于PC的偏移量加载到寄存器中．如果加载到寄存器中的数据不超过MOV指令可以操作的范围，则被汇编成MOV指令；如果超出，则加载基于PC寄存器的地址偏移量．语法格式为LDR{cond} register, expr✧LDR R1, =0xFF0汇编后将得到MOV R1, 0xFF0 ;MOV指令的操作数最大为0xFFF✧LDR R1, =ADDR1汇编后得到LDR R1, [PC, OFFSET_TO_LPOOL]…LPOOL DCD ADDR15.5 用于程序说明的伪操作◆CODE16及CODE32CODE16说明后面的指令序列为16位的Thumb指令CODE32说明后面的指令序列为32位的ARM指令在下面的例子中,程序先在ARM状态下执行，然后通过BX指令切换到Thumb状态，并跳转到相应的Thumb指令处执行．在Thumb程序入口处用CODE16标识下面的指令为Thumb 指令AREA ChangeState, CODE, READONL Y。

合集下载

ARM Cortex-M3 学习笔记(1)

ARM Cortex-M3 学习笔记(1)

ARM Cortex-M3 学习笔记(1)
最近在学ARM Cortex-M3，找了本号称很经典的书An Definitive Guide to The ARM Cortex-M3 在看。

这个系列学习笔记其实就是在学习这本书的过程中做的读书笔记。

第一章简介这一章的内容主要是介绍Cortex-M3 内核是如何的
强悍。

还顺带着介绍了ARM 系列的发展历史和路线。

ARM 公司成立于1990 年，ARM 公司是Advanced RISC Machines Ltd.的缩写，当然ARM 就是Advanced RISC Machines 的缩写了，ARM 公司是由Apple，Acorn 和VLSI 三家共同出资创建的。

ARM 处理器内核的发展可以用一张图来说明：
图1 ARM 处理器内核的发展从上图中可以看到，ARM 7 系列是基于v4 内核的，ARM9 系列是基于v5 内核的，ARM11 是基于v6 内核的，而Cortex 系列则是基于v7 内核的。

指令集的演化可以用下图来描述：
图2 指令集演进图Cortex-M3 采用Thumb-2 指令集，不支持ARM 指令集，对Thumb-2 指令集其实也只是部分的支持，有很少一部分Thumb-2 指令是不
支持的。

由于不支持ARM 指令集，也就没有了处理器状态在Thumb 和ARM
之间来回的切换，省去了很多麻烦。

tips:感谢大家的阅读，本文由我司收集整编。

仅供参阅！。

arm嵌入式学习——学习总结

arm嵌入式学习——学习总结

ARM嵌入式学习笔记ARM嵌入式学习笔记 (1)1.嵌入式系统概述 (3)1.1.定义及特点 (3)1.2.嵌入式系统的发展 (3)1.3.未来嵌入式系统的发展方向 (3)1.4.典型的嵌入式系统的组成 (4)2.嵌入式软硬件系统 (4)2.1.电路的基本知识 (4)2.2.数制转换 (4)2.3.计算机组成原理 (4)2.4.嵌入式软件 (5)2.5.计算机编程语言 (5)2.6.数据结构 (5)2.7.操作系统 (5)2.7.1.操作系统的设计思路 (5)2.7.2.操作系统的分类 (5)3.ARM处理器 (6)3.1.微处理器和微控制器 (6)3.2.ARM处理器介绍 (6)3.2.1.ARM渗透到了许多应用领域 (6)3.2.2.ARM具有的优点 (6)3.2.3.ARM指令集 (6)3.3.ARM的结构 (15)3.3.1.ARM体系结构的命名 (15)3.3.2.处理器工作模式 (16)3.3.3.存储系统 (16)3.3.4.寻址方式 (16)4.嵌入式Linux (17)1.嵌入式系统概述1.1.定义及特点嵌入式系统是一种为特定设备服务，软硬件可裁剪的计算机系统，其英文名称是Embedded System。

特点是形式变化多样、体积小，可以灵活地适应各种设备的需求。

嵌入式系统的一些例子：手机、汽车、ATM等等。

1.2.嵌入式系统的发展电子计算机诞生以来，计算机的发展有两个方向：一个方向是体积大型化、处理能力超强的大型计算机；另一个是向体积小型化，功能多样化的方向发展。

●嵌入式微控制器即传统意义上的单片机，是目前嵌入式系统的前身。

一般都是8位或者16位。

●嵌入式微处理器单片机的发展时间较早，处理能力很低，只能应用在一些相对简单的控制领域。

嵌入式微处理器是近几年随着大规模集成电路发展同步发展起来的。

与单片机相比，嵌入式微处理器的处理能力更强，主流的嵌入式微处理器都是32位的。

嵌入式微处理器在一个芯片上集成了复杂的功能，有的还把常见的外部设备控制器也集成到芯片内部。

ARM第一天笔记

ARM第一天笔记

（2）模式切换：保留公用的，替换私有的。
[17]Cortex-A寄存器组织概要
（1）R0-R7每种模式都是共有
（2）R8-R12只有FIQ模式是私有的
（3）R13(sp) 和 R14(lr) 每种模式下都是独有的。
（4）R15(PC) 和 CPSR 每种模式共有
（5）SPSR 每种模式下都是独有的。 （系统模式和用户模式没有）
[1]软件和硬件的对应关系
软件 ：0和1
电路 ：低电平和高电平
半导体 ：导通或者截止
软件和芯片的接口：寄存器
[2] 二极管特性：
（1）单向导电 --- 整流
（2）反向击穿 --- 稳压管
（3）发光特性 --- LED
（4）电容特性 --- RAM
[3]RAM分类
2--改变处理器模式进入相应的异常模式M[4:0]
3--设置中断禁止位禁止相应中断 (如果需要)
(3)保存返回地址当前PC到 LR_<mode>
(4)设置 PC 为相应的异常向量
异常返回的步骤：
（1）从 SPSR_<mode>恢复CPSR
（2）从LR_<mode>恢复PC
例子：int a;
对a的第6为置0 a &=(~(1<<6)); //a &= 0xffffffbf
对a的第6为置1 a |=(1<<6); //a |= 0x40
对a的第6为取反 a ^=(1<<6); //a ^= 0x40
练习：写出带参数的宏，对寄存器x的第y位置0，对寄存器x的第y位置1
V = ALU operation oVerflowed
ARM学习笔记

ARM学习笔记

2012-2-9ARM流水线指令集写一些汇编程序.ARM的异样:与中断的区别片内外设,2410ARM9.AT:ARM926E-SAM9645.ARM是一家英国的公司,生产RISC:精简指令集的.(CISC:复杂指令集)对入嵌入式行业来说,主频高不是一切.同样主频下,CISC的执行效率要远远低于RISC,ARM的指令长度是固定的4个字节.而CISC对取来的命令还要进行指令长度的判断(主频不是一切论据1).比较流行的:51,PIC,430,AVR,MIPS,SUN,PPC,ARM的CPU.架构更换:指令集,开发环境.会浪费大量的时间与金钱.ARM后来居上的原因是:指令集完全兼容,但是外设的操作不同,但依然降低了很多公司的前期投入.ARM公司技术研讨会,5月1,10月1,一年两次.ARM约定:Byte: 8bitHALFWORD: 16bit 2ByteWORD: 32bit 4Byte大部分ARMcore提供:ARM指令集 32bitThumb指令集 16bitJazelle cores支持Java bytecode :意味着使用此类CPU之后不再需要JAVA虚拟机,就有更高的效率,(主频不是一切,论据2)7个基本工作模式:划分模式是了资源控制.最主要的资源是寄存器的资源.(牢记) 寄存器是存在与核内:CORE->寄存器->cache->存储器.寄存器的资源很少.而内核访问内存必须通过中间的寄存器 (猜测,若ADD R2,R2,R1指令,如果全写地址没有办法得到32位的指令长度)USER:应用程序90%FIQ:[快速中断]中断是有外设提出的请求,高优先级, (中断的优先级:当低优先级的中断在执行时,高优先级的中断可以打断)而在ARM中则FIQ只能有一个,不允许有一个更高优先级的打断,FIQ里面资源独立,与IRQ不重复,所以进入中断时要置位FIQ禁止.IRQ:[中断]低优先级中断,同上,IRQ也只能有一个,资源独立.Supervison:管理模式,当复位或软件中断指令执行时将会进入这种模式,CPU复位涵盖外设复位与内核复位.复位后CPU内的所有资源全部回到原始状态(管理模式,ARM状态),会引起复位的是:上电复位人为复位欠压/过压复位 CPU的工作电压. 依赖片内外设看门狗复位: 也依赖片内外设,是由看门狗的定时器来产生复位源.软件中断:系统调用是通过软件中断实现的,软件中断是拿SWI实现的,一个系统调用一个SWI,有对应的软件中断号,C库在用户空间,应用程序都在用户模式下工作的,而要陷入内核(LINUX)是切换到管理模式,因为user模式下不能访问到管理模式下的资源,所以要有SWI指令来使得能进入管理模式来做一些必须进入此模式下才能访问的资源,软件中断为用户访问受限资源提供接口.Abort:终止模式,存取异常时进入,是内核存取数据,内核需要的数据有两种,用户数据,指令数据指令数据失败:指令终止模式用户数据失败:用户数据终止模式Undef:未定义指令不等于错误的指令,如2410使用的是V4T的指令集版本,而编写指令是用V5TE的指令集来编写的,或多或少有独有的指令集,在仅支持V4T的内核上跑, System:使用和User模式相同寄存器集的特权模式,虽然共用相同的资源,但能访问在user模式下不能访问的资源异常不能被屏蔽,而中断可以.中断是异常的一种,异常的范围更广,涵盖了中断.异常产生时,必须为ARM状态,由内核自动转换.非特权模式不能由异常(异常包括中断,未定义命令等)进入,特权模式由特定异常产生时进入,1非特权,6特权(5异常,1非异常system)寄存器 R0~R15+CPSR+SPSR,其中R0~R7+R15在物理上与其他模式共享,而R8~R14为SPSR用来保存产生异常前的CPSR(当前程序的状态)SP:堆栈指针LR:链接寄存器,用来保存PC的,为了返回进入异常前状态.Thumb低位寄存器:R0~R7高位寄存器:R8~R14CPSR: USER模式下不具备往CPSR写的权限31:N = 1时,说明ALU结果是一个负数,ALU:算数逻辑单元.30:Z = 1时,说明ALU结果是0.29:C = 1时,说明ALU加法时有进位或减法时有借位,都会置1.28:V = 1时,说明ALU结果溢出时.默认情况下不影响标志位,在命令后加S来让结果影响标志位.27:Q = 1时,表示DSP扩展运算饱和状态 ARM 5TE/J架构支持.24:J = 1时,表示在Jazelle状态. ARM 5TE/J架构支持.7:IRQ = 1时,置1时,屏蔽所有IRQ中断.6:FIQ = 1时,置1时,屏蔽所有FIQ中断.5:T = 1时,ARM处理器的状态,等于0时处理器处于ARM状态,等于1时为Thumb状态,此值不由人为更改.4~0:Mode,表示了处理器处于哪种模式下,编程人员可以读,可以写,USER模式下不具备往CPSR写的权限,只能读,在特权模式下可以通过写此处的值来改变工作模式.程序指针PC:在ARM状态下,所有指令32bits宽,所以指令必须word字对齐,所以PC值由bits[31:2]决定,而bits[1:0]内的值目前无效(因为word对齐,一起跳转1个字长的长度,所以要加4,bits[1:0]里的值无效).0000 0000->0000 0100->0000 1000->0000 1100……在Thumb状态,所有指令16bits宽,所以指令必须halfword半字对齐,所以PC值由[31:1]决定,bits[0]无效在Jazelle状态,所有指令8bits宽.处理器会按字一次去4跳指令异常的处理(第三天的一个重点):以下均在ARM状态下.ARM core实现:内核自动实现,不用自己编写.并发执行,一个周期内完成.拷贝cpsr到spsr_mode设置适当的cpsr位:改变处理器状态进入ARM模式,异常模式内只能在此模式下工作,因为Thumb 没有返回原状态的指令(操作spsr)改变处理器模式进入相应的异常模式设置中断禁止位进制相应中断保存返回地址到LR_mode设置PC为相应的异常向量, 异常向量表是一个公共的入口,(有一部分高端映射没听明白,只有ARM9以上支持,以及ARM720T支持)(一般写的裸机系统从0x0开始放,而有了linux启动过之后用高端映射,到了0xffff0000开始放.)返回时:人为编写操作.也是一个周期内完成,并发执行从SPSP_mode恢复cpsr.从LR_mode恢复PC.字节序:小端:低地址存低位数据.大端:低地址存高位数据.在2006年之后使用了新的命名方法contexA:app,应用处理器.A5,A9都是双核.R:real-time实时.硬盘,M:MCU微控制单元.轻量级CPU.M0,M3,M4,核能跑50MH,而51只能1MH(F ost = 24M/12).高性能方向:TI(德州仪器)DSP出名:非对称式双核(ARM+DSP双核,DSP由ARM分配任务),SMP(对称式双核)Samsung:Freescale:moto原来的半导体部门.Marvell:Qualcomm高通:Nvidia:低功耗低成本的微控制器:M3:STM32系列意法半导体.第一个获得M3授权的公司.实时:R4所有ARM指令均为32bits,大部分为单周期指令,所有指令都可以条件执行,采用Load/Store架构(Load:数据从存储器到寄存器,store:数据从寄存器到存储器).EEPROM与FLASHROM具有通用ROM的特点,掉电不丢失数据,但是还具有可写功能.DMA直接内存访问,不用经过内核,源与目的的数据交流.但是需要DMA设备.B:PC+_32Mbyte,一跳转就不关心返回.BL:保存返回地址到LR,返回地址为当前执行指令的下一条指令的地址.对于非叶子结点的函数,LR必须压栈保存,否则只能返回一次跳转前的状态,而不能多次返回.协处理器:多达16个可定义协处理器,2410上有cp15,是有16个32位的寄存器,常用协处理器来作为ARM cache控制器,高端映射等.协处理器不在核内,属于片内外设.Thumb是16bits指令集:优化代码密度.提高窄内存操作性能.是ARM指令集的一个功能子集.缺点:条件执行不可用.源和目的寄存器相同只有地段寄存器可用常量大小受限制.内嵌的桶形移位不可用.Jazelle:是的ARM cores执行8bits的Java字节码95%的字节码执行使用硬件门电路(说明效率非常高).更高的性能增加的门电路<12KSOC概念,片上系统,是信息系统核心的芯片集成.是一个微小型的系统.BUS:总线,考点:AMBA先进的微处理器架构总线,衍生出了两个分支,AHB(类似北桥)总线,先进的高性能总线,APB(类似南桥)先进的外设总线.绝大部分是按照他们的速度来划分的,由PPT的图知道,APB类似一个AHP的外设.计算机中:北桥:离CPU较近,挂着CPU,内存南桥:键盘鼠标等,对速度要求不高.ARM处理器的内核:尾缀:T:表示支持16为的Thumb指令集.D:支持片上调试测试.M:支持长乘法(两个数相乘结果是64个位).I:支持片上仿真器ICE.J:支持Java字节码.E:支持扩展的DSP指令集.F:支持硬件的浮点指令集(核内有浮点运算器一堆门电路).S:包括以上所有.指令的流水线:PC指向正被取址的指令.预取:PC-8译码:PC-4执行:PC最佳流水线:有一个量化的标准CPI,执行指令的周期数,除以周期内指令了多少条指令,CPI = 1,为最佳.LDR:CPI = 1.5分支流水线:CPI = 1.5中断跳转返回,要把LR的值减4之后再返还给PC,这才是正确的地址.必须自己写代码实现.(因为并不像BL那样会帮你保存好当前PC-4到LR中,因为中断是随机产生的,所以在中断结束后要自动进行这一操作[其实内核做了调整,但是根据流水线的工作,调整后依然少了一条指令,所以要手动-4])存储器访问必须时钟适当的保持地址对齐,ARM7TDMIARM710T有8K的统一的cache,不具体区分指令cache和数据cache,也就是冯诺依曼结构(不分开)与哈佛结构说的是在cache里面是否分开,而不是内存中,哈佛结构分开了两个cache,增加了可用的存储宽度(指令存储器接口,数据存储器接口),并且可以实现指令与数据的同时访问(主频不是一切论据3),ARM92410是哈佛,x86是冯氏.ARM97TDMI采用哈佛结构,采用5级流水线,基本固定CPI在1.5.一般编译器会自动重排,提高效率.(比如两行不相关的代码,重新调整顺序后在流水线工作时就不会有资源锁死,减少时间的消耗,提高效率)LDMIA R13!,{R0-R3} :R13的内容给R0,R13偏移,取内容给R1……3种互锁:时间,空间,时间空间双重.支持V5TE改进ARM/Thumb交互工作新的32*16和16*16乘法指令(优化)新的前导零计数:clz,从符号位后第一位开始数,直到碰到第一个不为0,或末尾则结束,得到有多少个0.新的饱和算术指数:Q位置一,核执行差别单周期32*16乘法器EmbeddedICE逻辑RT,仿真电路的实时性提高.ARM10E系列:采用V5TE64bit存储器接口是核到cache的,CPI≈1.36级流水线为了防止流水线长,碰到了if,else不能正确预读:动态分支预测:(A8与ARM11才有)有动态分支目录.静态分支预测:没有动态分录,只有往前跳或者往后跳.Hit under miss:与cache的刷新算法有关(没注意听)每周期64位的LDM/STM操作EmbeddedICE逻辑RTII,提高仿真电路对中断的优先级有提高.双核与多发射:双核是每个核都有一条流水线,多发射是每个核有两条或多条并行的执行单元,流水线.(X86双核4线程现在是24级流水线).ARM11使用V6体系:提高了多媒体性能,扩展包括了许多新的SIMD指令(单指令流,多数据流),2倍MPEG4编码/解码,更快的音频DSP提高实时性能,更快的异常/中断处理,支持向量中断控制器(不管哪一种异常产生,均会找到对应的响应[异常函数入口地址])ARM公司提供了3种方法1.紧耦合向量中断控制器(很快),2.向量中断控制器(稍慢),3.非向量中断(最慢且视编程水平而定)[外设提出中断到CPU找到对应中断函数入口地址的时间称为中断延迟],所以V6减少了中断响应时间,新的栈和模式转变指令,减少进入和退出异常处理的开销.改进了与非ARM处理器数据共享,增强非ARM处理器的应用程序的移植性,支持混合endian系统(大小端混合使用),2012-2-10伪指令就类似C语言中#define,也不具体生成代码.AREA:定义一个段,代码段code,数据段data,自己定义的段,段名可以自己起,但是不要和原有关键字重名,code段一般readonly,data是可读写.code32/code16:指令类型32位arm,16位thumb.ENTRY:程序的入口,当有多个若干个.s文件时,要有ENTRY来告诉程序从哪开始执行,ENTRY 唯一EXPORT/INPORT:EXPORT声明一个符号可以被其他文件引用,IMPORT在当前文件引用一个其他文件声明的符号.IMPORT类似C语言中的externEQU:常量定义,相当于#definelabel:所有顶格写的为标号,标号就是地址,C语言的函数名.顶格也就是第1列.也就是说除了标号以外,都不能顶格写,并且在汇编里只有行注释,没有/**/,使用”;”进行注释. DCD:连续分配一个字内存单元DCB:分配一个字节的内存单元END:源程序借位xxx.hex→包含地址信息,xxx.bin→没有地址信息,只有指令.功能一样,但hex的文件远大于bin文件.area text, code, readonly //定义一个段,段名为text,是代码段,属性为只读entry //此处为程序入口code32 //指令类型为32位start: //label,函数名……end //源程序结尾STN:俗称的伪彩,在太阳下没办法看到,因为成像原理是电压的击穿使得液晶反转.TFT:真彩液晶.新建工程,选好芯片,target设置好板上flashram,因为片上没有,选片外.output,勾选Create HEX File,若需要生成bin文件,在user选项卡中,Run User Program After Build/Rebulid里,勾选Run #1,并填写如下命令:fromelf.exe –bin –o"*******""#L" linker,如果是纯汇编,去掉Use Memory Layout from Target Dialog,并删掉Scatter File 里的文件名.Debug,里可选仿真器.Utilities,keil不支持H-JATGS,只支持ULINK,我们用的是SST39X160XFLASH,增加数据或指令进入内核只有通过前端总线或者寄存器.条件执行:当前这条指令要不要执行,或者如何去执行,取决于上一条执行的影响标志位的结果.ARM指令可以通过添加只当的条件码前缀来达到条件执行的目的,可以提高代码密度,减少分支跳转指令数据,提高性能,默认情况下,数据处理指令不影响条件码标志位但可以选择通过添加S来影响标志位.lsl:逻辑左移MOV R2,R1,LSL #2 →0XE1A021011.什么操作,操作码 24~21→1101 MOV操作2.目的寄存器 15~12→0010 R23.源操作数什么样,寄存器移位数或寄存器数或立即数 25 = 0→是一个寄存器移位数4.源操作寄存器 3~0→0001 第二操作数寄存器R15.移位数多少位 11~7→00010 移2位6.移位类型 6~5→00 逻辑左移7.是不是影响标志位 20→0 不影响标志位8.是什么条件执行 31~28→E1 = AL 无条件执行指令的类型不同格式也不同,不能用同一个格式来分析所有命令ATPCS标准,第一个传参用R0,第二个传参用R1,第三个传参用R2,第四个传参用R3,第5个开始用栈传递. func(a,b,c,d,e…)位清楚 BIC R0,R0,#9 假设R0原来有 1111 1111, #9 = 0000 1001,记住谁为1干掉谁,结果为1111 0110比较指令 CMP R1,#10 CPSR = R1 – 10反值比较+桶形移位器:寄存器,可选择是否增加移位操作逻辑左右移位,无符号数算数右移,保留符号为,高位值填充符号位立即数:以#号开头的是立即数,判断合法立即数的方法:1.若占用连续的1个字节,是则必须为合法.(连续占用是确实的1个字节,而不是2个字节的结合)2.若占用连续的3个半个字节,即1.5个字节,则按二进制位展开,从第一个有效位1开始数,到最后一个有效位1,之间有小于等于8个有效位,并且由于这3个半字节的最低两个位为00,则是合法立即数.i.0x1F8 == 0001 1111 10 00合法ii.0x1FE == 0001 1111 11 10不合法iii.0x7F8 == 0111 1111 10 00 其实依然是不合法的,因为存在有移位只能为偶数的问题(因为老师说过移动位数除以2放到一个存储空间中,然后拿出来乘与2后再开始移位,所以实际上这里就不能把最后的10当作两位来用,因为前边的0111已经占用了半个字节,而不是如0001可以认为占了1/4个字节)iv.因为有MVN命令,所以取反有效,依然合法 0xfffffe07装载32bit常数LDR R0,=0X55555555 此时的LDR是伪指令,类是操作是在某个地方(其实是执行LDR 时,PC应在的地址,即执行地址-8,若LDR之后还有代码,会再自动向后寻址,但是最多只能离LDR这条指令4095个指令,这是LDR的缺陷)存入0x5555 5555,执行LDR时是把这个值拿出来.LDR在装载合法立即数时,会自动变为MOV指令.乘法:32位乘法:MUL{COND}{S} R0,R1,R2 R0=R1*R2MLA{COND}{S} R0,R1,R2,R3 R0=R1*R2+R364位乘法:[U|S]MULL{COND}{S} R0,R1,R2,R3 R0=R2*R3(低32位) R1=R2*R3(高32位)[U|S]MLAL{COND}{S} R0,R1,R2,R3 R0=R2*R3+R0(低32位) R1=R2*R3+R1(高32位) ARM9TDMI比7TDMI多1个周期LDRB LDRHSTRB STRHLDRSB LDRSH带符号位的装载不支持字节与半字存储指令.ARM总共有多少种寻址方式1.立即数寻址:MOV R0,#1 最快的2.寄存器寻址:MOV R0,R13.寄存器移位寻址:MOV R1,R2,LSL #24.寄存器间接寻址:a)LDR R0,[R1] 存储器到寄存器,将R1的内容作为指向存储器的地址,去读地址里的内容保存到R0.b)STR R0,[R1] 寄存器到存储器,………,存储R0内容到R15.基址变址寻址:a)前索引:LDR R0,[R1,#4] R1为基址寄存器,R1的值+4作为地址,将此地址内的值取出放到R0中. STR R0,[R1,#4]b)自动索引:LDR R0,[R1,#4]! R1为基址寄存器,R1的值+4作为新地址,并回写到R1中,将此地址内的值取出放到R0中. STR R0,[R1,#4]!c)后索引:LDR R0,[R1],#4 R1为基址寄存器,将R1的值作为地址,将此地址内的值取出放到R0中,然后将地址值+4回写到R1中STR R0,[R1],#46.多寄存器寻址:什么尾缀存储,完全相反的尾缀取出a)LDM R13!,{R0-R3}b)SRM R13!,{R0-R3}c)I:Inc增加D:Dec减A:After后B:Before先i.IA: 加,后索引,先存,后加,由R0开始ii.IB: 加,先索引,先加,后存,由R0开始iii.DA: 减,后索引,先存,后减,由R3开始iv.DB: 减,先索引,先减,后存,有R3开始7.相对寻址:相对PC,转跳范围+-32MBa) Bb)BL8.堆栈寻址:a)LDMFD:与ATPCS标准有关系, 满full空empty增add减dec,满也就是需要先索引类似B,空则说明后可以后索引,对于堆栈的操作来说,什么尾缀入栈,什么尾缀出栈i.fd:ii.fa:iii.ed:iv.ea:SWP 在寄存器和存储器之间,由一次存储器读和一次存储器写组成的原子操作(一个周期完成两个操作),完成一个字节或字的交换.此指令不能有C语言强制产生,必须使用内列内嵌或C调汇编来实现.用作信号量操作SWP R0,R1,[R2] R2内地址的内容存储R0,R1内容同时存入R2内的地址内C→系统调用→软件中断→SWI(四大步三小步)→PC指向0x08,由SWI内在我们调用它时传入的值来辨别做什么操作.LINUX内核一直运行在ARM的SVC管理模式下PSR指令:CPSR/SPSR的专用访问命令MRS{cond} Rd,<psr> 读*psr的内容到Rd中MSR{cond} <psr[_fields]>,Rm 写Rm内容到*psr中.<psr> = CPSR or SPSR[_fields] 可以为fxcv的任意组合.MSR CPSR_c, R0协处理器指令有3种1.协处理器数据处理指令(少用)2.协处理器寄存器传送指令(有16个寄存器)管理cache,页表,MMUa)MRC:从协处理器寄存器移到ARM寄存器b)MCR:从ARM寄存器移到协处理器寄存器3.写处理器存储器传送指令a)LDC:从存储器装载数据到协处理器寄存器b)STC:从协处理器寄存器存储到存储器Thumb指令集:没有条件执行源,目的寄存器必须相同仅能使用低寄存器常数大小有限制不能使用桶形移位寄存器通过BX指令在ARM与Thumb状态切换,标号位后要加1才能正确跳转到Thumb,而从Thumb跳转到ARM下要把标号位最后一位置0,使用ADR(小范围跳转指令)指令来实现V5TE体系扮酷哦全部的V4T ARM和Thumb指令集更好支持interworking 同时支持ARM/THUMB状态breakpoint指令CLZ指令,前导零计数扩展协处理器指令支持饱和处理Q位封装的带符号的板子乘法指令双字装载/存储指令ARM9TDMI v4T的StrongARM v4的XScale Microachitecture v5TE重点:立即数合法判断,指令的使用,3种基于基址变址的寻址方式,SWP指令的特点,SWI指令2012-2-13异常处理:任何一款CPU都有异常向量表,要记住基本分布,0x00→Reset,0x04→Undefined Instruction,0x08→Software Interrupt,0x0c→Prefetch Abort,0x10→DataAbort,0x14→(Reserved),0x18→IRQ,0x1c→FIQ在ARM7里只有AMR720T可以放到高端地址,ARM9/10均可以PC作为目的寄存器,指令带有S影响的不是标志位,而是回复SPSR到CPSR,同时也依然会更新PC从SWI和Undef异常返回:MOVS PC,LR从FIQ,IRQ和预取异常(Prefect Abort)返回:SUBS PC,LR,#4 [见之前笔记]从数据异常(Data Abort)返回:SUBS PC,LR,#8 [数据在E(执行)时,产生异常,会重新预读此指令,所以需要从原预读地址-8来重新预读此指令] 如果LR之前被压栈的话使用LDM"^":LDMFD SP!,{PC}^中断优先级:数越小中断优先级越高,ISR是中断处理历程的缩写.若有更高中断优先级的请求,会打断之前的中断ISR.若有而比原优先级低的话会等待高优先级的中断完成后再执行.异常优先级:异常在当前(E单元)指令执行完成后才被响应多个异常可以在同一时间产生异常指定了优先级和固定的服务顺序:这个优先级是同时产生是先去服务谁,而不是像中断优先级那样.也就是说在Data Abort异常ISR的过程中,异常可以产生SWI异常来访问一些特定的资源.ResetData AbortFIQIRQPrefetch AbortSWIUndefined instruction异常向量表的跳转指令1.B,优点是灵活,缺点是反问只能+-32MB2.MOV PC,#XXX,缺点是必须要合法立即数3.LDR PC,=32位常数,伪指令,缺点若之后有4095个指令,则不能使用异常进入时必须ARM,退出必须ARM,但是ISR可以是Thumb.异常处理中:与异常发生相关的模式改变移位着所调用的面试题:FIQ的什么特点使它可以快速响应,或者是比IRQ相应更快?1.因为在异常向量表中,FIQ在0x1C,由于FIR位于异常向量表的最末端,所以可以不用像别的那样只有4个字节保存跳转地址,而是可以直接接着写FIQ的ISR代码.2.因为他有5个私有的通用寄存器,不需要特别的保护来恢复这些寄存器. 中断处理:ARM有两级的外部中断FIQ,IRQ.(外部:片只留有两根线nIRQ,nFIQ用于外中断,)SFR:特殊功能寄存器,管理外设.处于4G之内(地址),不属于内核的东西,而是属于外设.大多数的基于ARM的系统有大于2个的中断源因此需要一个中断控制器(地址映射)来控制中断是怎样传递给ARM内核的.在许多系统中,一些中断的优先级比其他中断的优先级高,他们要抢先任何正在处理的的优先级中断.C语言中使用__irq来修饰一个函数,即作为中断程序.纯ubuntu下不支持,只用于keil的IDE环境下.要确保IRQ的堆栈指针已经被设置好在ARER最后有ALIGN=3表示这段空间是字对齐的.SPACE申请连续的字节空间__main是一套宏.宏是没有办法仿真进去的.__main的结束就自动跳转到C的main函数里面中断处理函数具有哪些特点:1.所有的中断的处理函数都不能显式调用2.中断处理函数不能传参(外设中断)3.不能返回值int *s = int * 0x80000000if(*s == 1) int_handler1();………查看属于哪个外设的中断并调用对应的处理函数中断重新使能:中断是可以嵌套的,保存IRQ状态下的LR,SPSR,也就是在使用BL之前改变模式来避免LR_irg被冲掉.通常使用system模式压栈指令必须通过通用寄存器来周转,不能直接使用状态寄存器,__irq不能写可重入中断,要自己写一些处理软中断:用户主动调用才会产生的,是内核已知的一种分支.注意,在汇编中如果SWI调用时处于SVC模式将会冲掉LR_svc.例如在SWI处理程序中的二级调用,解决方法,在SWI调用之前对LR_svc压栈保护.C中使用__swi来定义一个软中断函数.也是在MDK中才能使用的C中__swi允许最多4个参数,使用R0~R3来传递,因为SWI调用将切换到SVC模式,是自己模式的SP,而不是用户模式下的SP,并不通用存取SWI号:用于区分是OPEN,READ,WRITE等操作提取SWI指令中的常数域,要区分ARM/Thumb模式,因为指令长度不同,所以常数域不同,所以由PC-4,-2计算不同.复位处理:执行的动作取决于不同的系统,设置异常向量与调用主应用程序是必须的.ARM优化编译:在设置里面.volatile的作用:1.告诉编译器不要第变量进行优化,是对物理地址的读写,不是对cache里边copy的值,因为存储器里的内容不止内核可以改变,外设也有可能影响着里边的内容,如SFR就是这样映射在存储器中.内嵌函数inline:当调用时间大于运行时间,则推荐使用inline函数.C和C++以及汇编语言的混合编程(重点):可实现在c中无法实现的处理器功能,如swp指令.使用新的或不支持的指令产生更高效的代码ATPCS标准SL=R10SB=R9R12用于存放子程序的返回地址.BX == MOVS PC,LR汇编语言的标号就是C语言里面的函数名c与汇编混合,入口肯定在main函数,在拷贝的文件里可以看到内联汇编不能用物理寄存器void strcpy(des,src){char temp = 0;__asm{loop:ldrb temp,[R0],#1…}}标号不需顶格写,但是要加:号内嵌汇编可以使用物理寄存器,要用__asm来修饰,参考今天的代码PPT上移位的原因是为了把符号位放到对应的位置上.__package字节的对齐对齐访问:sizeof时为什么看到有些自己添加空间,为了快速访问,对齐的最好要小心指针的非对齐.参数传递时,被推荐的最大为4个,R0~R3,为了时间与空间的考虑调库是时间与空间的双重浪费内联,内嵌,C与汇编互调是今天下午的重点2012-2-14电源部分,接入12V的电源,降压到5V的电压,有电感与电容,因为有开关电源,所以用来去波纹,串模干扰.第三个串口在左下角的红外收发上.内部串口是UART口,它逻辑的0和1是TTL/CMOS电平,1≈VDD,接近硅片的供电电压(我们板子是3.3V左右),0≈VSS,接近于电源地.所以PC机要想通过串口进行通信,电平也必须匹配,PC机使用的是232电平,是一种负逻辑的关系,逻辑1 = -3v~-15v(旧主板是-25v),逻辑0 = +3v~+15v(旧主板+25v),此为负逻辑或称为232电平.所以板子上有MAX3232,起电平转换的作用,将传入的232电平与TTL/CMOS电平进行相互转换.MAX3232的工作电压比较大25V也能复合,MAX232工作电压在5V左右.AT24C02是个EEPROM(电可编程可擦除存储器,有2Kbyte,IIC),XS8900A是一个网卡芯片,有20M的晶振给它时钟源注意液晶屏接口,不要接错了,LCD附近的芯片是为了隔离,不让LCD的电压影响到CPUUSB的A口和B口最近的两个是复用的,只能用一个,所以其实只有两个USB口.UDA1341是做音频输入输出的CPU.矩阵式键盘,异常和中断体系结构.很重要.64M的SDRAM,NOR FLASH有2M,NAND FLASH有64M.1117-S33:电源行骗,输入电压3.3v,是给网卡,SDRAM,FLASH,CPU内部的外设供电的1117-S18:1.8v是给内核供电.32.768khz是给CPU内部的RTC提供时钟源的.主晶振是12M,通过CPU内部的PLL提升到200M核心板的跳线帽,烧写NOR要拔出来,应用工程师:不是很了解内核的工作,多年开发以后对外设使用好了,就更好理解内核.外设:1.看数据手册,中英文两册2.看原理图。