32单片机adc采样电路设计

基于STC12C5A60S2单片机中的AD采样实时采样

用于检测电路是否正常的设计

 基于STC12C5A60S2单片机中的AD采样实时采样用于检测电路是否正

常，利用NRF24L01与主机通信，主单片机用12864显示电路是否正常，若

主电路出现故障，自动切换到备用电路，当主电路修复完成后，电路自动从

备用电路切换到主电路，还可以通过按键自由切换电路。 

 硬件设计

 图一 系统框图

 整体结构如图1所示，包括控制模块，12864显示屏，按键，NRF24L01

通信系统以及AD采样模块。检测模块通过AD采样检测主电路是否完好，

通过NRF24L01将检测的结果不断发送给主控模块，主控模块通过12864显

示结果，如果主电路出现问题，自动切换到备用电路，可以通过按键自由切

换电路。 

 软件设计

第３３卷第２期　２０１０年４月　电子器件　

Ｃｈｉｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｖ０ｌ＿３３　Ｎｏ．２　Ａｐｒ．２０１０　

Ｄｅｓｉｇｎ　ｏｆ　Ｓａｍｐｌｅ—Ｈｏｌｄ　Ｃｉｒｃｕｉｔ　ｆｏｒ　ａ　Ｐｉｐｅｌｉｎｅｄ　ＡＤＣ　

ＬＩ　Ｆｅｎｇ，ＨＵＡＮＧ　Ｓｈｉｚｈｅｎ　，ＬＩＮ　Ｗｅｉ　

（Ｋｅｙ　Ｌａｂｏｒａｔｏｒｙ　ｏｆＭｉｃｒｏ—ｅｌｅｃｔｒｏｎｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ，Ｆｕｚｈｏｕ　Ｕｎｉｖｅｒｓｉｔｙ，Ｆｕｚｈｏｕ　３５０００２，Ｃｈｉｎａ）　

Ａｂｓｔｒａｃｔ：Ｉｔ　ｉｎｔｒｏｄｕｃｅｓ　ａ　ｓａｍｐｌｉｎｇ—ｈｏｌｄ　ｃｉｒｃｕｉｔ　ｏｆ　ｐｉｐｅｌｉｎｅ　ｕｓｅｄ　ｆｏｒ　ＡＤＣ．Ｔｈｅ　ｐｉｐｅｌｉｎｅｄ　ＡＤＣ　ｓｅｌｅｃｔｓ　ｔｈｅ　ｆｌｉｐ－ｓｔｙｌｅ　

ｃａｐａｃｉｔｏｒ　ｃｉｒｃｕｉｔ　ｓｔｒｕｃｔｕｒｅ，ｉｔ　ｎｏｔ　ｏｎｌｙ　ｉｍｐｒｏｖｅｓ　ｔｈｅ　ｏｖｅｒａｌｌ　ｃｏｎｖｅ￣ｉｏｎ　ｓｐｅｅｄ　ａｎｄ　ｒｅｄｕｃｅｓ　ｔｈｅ　ｄｉｓｔｏｒｔｉｏｎ　ｃａｕｓｅｄ　ｂｙ　

ｃａｐａｃｉｔａｎｃｅ　ｍａｔｃｈｉｎｇ　ｅｒｒｏｒｓ　ｗｈｉｌｅ　ｕｓｉｎｇ　ｔｈｅ　ｇａｔｅ—ｖｏｌｔａｇｅ　ｂｏｏｔｓｔｒａｐｐｅｄ　ｓａｍｐｌｉｎｇ　ｓｗｉｔｃｈ，ａｎｄ　ｅｆｆｅｃｔｉｖｅｌｙ　ｒｅｄｕｃｉｎｇ　ｔｈｅ　

ｃｌｏｃｋ　ｆｅｅｄｔｈｒｏｕｇｈ　ａｎｄ　ｃｈａｒｇｅ　ｉｎｊｅｃｔｉｏｎ　ｅｆｆｅｃｔ．Ａ　ｆｕｌｌｙ—ｄｉｆｆｅｒｅｎｃｅ　Ｏｐｅｒａｔｉｏｎａｌ　Ａｍｐｌｉｆｉｅｒ　ｃａｎ　ｅｆｆｅｃｔｉｖｅｌｙ　ｓｕｐｐｒｅｓｓ　ｎｏｉｓｅ　

ａｎｄ　ｉｍｐｒｏｖｅ　ｔｈｅ　ｏｖｅｒａｌｌ　ｌｉｎｅａｒｉｔｙ．Ｔｈｅ　ｓａｍｐｌｅ—ｈｏｌｄ　ｃｉｒｃｕｉｔ　ｉｓ　ｄｅｓｉｇｎｅｄ　ｔｏ　ｂｅ　ａｃｈｉｅｖｅｄ　ｂａｓｅｄ　ｏｎ　０．５　ｍ　ＣＭＯＳ　ｔｅｃｈ—　

HT32系列单片机晶振&ADC设计的注意事项及PCB布局指南

HT32系列单片机晶振&ADC设计的注意事项及PCB布局指南

文件编码：AN0301S

简介

该应用范例介绍盛群32-bit HT32系列单片机关于晶体振荡器和ADC（模数转换器）的硬件

设计。晶体振荡器的架构是基于Pierce振荡器，ADC的设计是采用SAR结构。同时该应用

范例还提供了PCB布局指南。

晶体振荡器

HT32系列单片机支持四种类型的振荡器 --- 内部高速RC振荡器(HSI)，外部高速晶振

(HSE)，内部低速RC振荡器(LSI)和外部低速晶振(LSE)。本章节介绍HSE和LSE晶体振荡

器。

晶振等效电路

图1显示了一个接近主要振动模式下的晶振频率的常规等效电路。L

qz, C

s, R

qz是晶体振荡

的动态参数。参数C

p表示电极间的分布电容产生的分流电容。

图1 晶振等效电路

1

HT32系列单片机晶振&ADC设计的注意事项及PCB布局指南

表1举例说明了标准8MHz频率下的元件参数值。 等效元件 参数值

L

qz 24.38mH

C

s 0.016pF

R

qz 50 Cp 5pF 表1 标准8MHz频率下的元件参数值 HT32系列单片机中的Pierce振荡器 图2显示了Pierce振荡器的架构。基于Pierce振荡器低功耗，低成本及稳定的优势，HT32

系列单片机的内部振荡电路设计采用了Pierce振荡器。

图2 Pierce振荡器架构

2

HT32系列单片机晶振&ADC设计的注意事项及PCB布局指南

HT32系列单片机晶振的应用电路

图3显示了HT32系列单片机中Pierce振荡电路。以下公式便于用户选择外部负载电容。

图3 HT32系列单片机中的晶振电路

图3中的参数描述--

X: 石英晶体或陶瓷谐振器

R

f: 外部反馈电阻

R

ext: 用来限制反相输出电流的外部电阻

C

L1和C

L2: 两个外部负载电容

C

stray: 印刷电路板和接头上的分布电容，它是寄生电容。

第１　５卷，第９期　Ｖｏ１．１　５，Ｎｏ．９　电子与封装　

ＥＬＥＣＴＲＯＮＩＣＳ＆ＰＡＣＫＡＧＩＮＧ　总第１４９期　２０１　５年９月　

一种应用于流水线ＡＤＣ的采样保持电路设计　

朱晓宇１，２，居水荣　，石乔林　，李　华　（１．江南大学物联网工程学院，江苏无锡２１４１２２；　

２．中国电子科技集团公司第５８研究所，江苏无锡２１４０３５）　

摘　要：设计了一种应用于８位１００　ＭＨｚ采样频率流水线ＡＤＣ的采样保持电路。采用电容翻转的　

主体结构及下级板采样技术，设计了使用共源共栅密勒补偿的两级运放。在不影响性能的前提下提　出对传统栅压自举采样开关的改进方案，减小了栅压自举开关的面积。该采样保持电路采用ＣＳＭＣ　

０．１８　ｐｍ　ＣＭＯＳ工艺，１．８　Ｖ电源电压进行设计。Ｓｐｅｃｉｅ仿真并使用Ｍａｔｌａｂ分析输出动态特性表明，　电路达到了７４．７　ｄＢ的无杂散动态范围（ＳＦＤＲ），信纳比（ＳＩＮＡＤ）为６０．８　ｄＢ。　

关键词：采样保持；栅压自举；流水线ＡＤＣ　中图分类号：ＴＮ４３２　文献标识码：Ａ　文章编号：１６８１．１０７０（２０１５）０９—００２９—０４　

Ａ　Ｓａｍｐｌｅ／Ｈｏｌｄ　Ｃｉｒｃｕｉｔ　ｆｏｒ　Ｐｉｐｅｌｉｎｅｄ　ＡＤＣｓ　ＺＨＵ　Ｘｉａｏｙｕ　一，ＪＶ　Ｓｈｕｉｒｏｎｇ　，ＳＨＩ　Ｑｉａｏｌｉｎ　，ＬＩ　Ｈｕａ　（１．ＣｏｌｌｅｇｅｏｆｌｎｔｅｒｎｅｔｏｆＴｈｉｎｇｓ，Ｊｉａｎｇｎａｎ　Ｕｎｉｖｅｒｓｉｔｙ，Ｗｕｘｉ２１４１２２，Ｃｈｉｎａ；　

２．Ｃｈｉｎａ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｔｅｃｈｎｏｌｏｇｙ　Ｇｒｏｕｐ　Ｃｏｒｐｏｒａｔｉｏｎ　Ｎｏ．５８　Ｒｅｓｅａｒｃｈ　Ｉｎｓｔｉｔｕｔｅ，Ｗｕｘｉ　２１４０３５，Ｃｈｉｎａ）　

Ａｂｓｔｒａｃｔ：Ａ　ｓａｍｐｌｅ　ａｎｄ　ｈｏｌｄ　ｃｉｒｃｕｉｔ　ｆｏｒ　８　ｂｉｔ　１　００　ＭＳＰＳ　ｐｉｐｅｌｉｎｅｄ　ＡＤＣｓ　ｉｓ　ｐｒｅｓｅｎｔｅｄ．Ａ　ｔｗｏ　ｓｔａｇｅ