任意进制计数器的构成以及时序逻辑电路设计共91页文档

任意进制计数器的设计

任意进制计数器的设计【摘要】计数器集成芯片一般有4位二进制、8位二进制或十进制计数器，而在实际应用中，往往需要设计一个任意n进制计数器，本文给出它的设计方法和案例。

【关键词】计数器；清零一、利用反馈清零法获得计数器1 集成计数器清零方式异步清零方式：与计数脉冲cp无关，只要异步清零端出现清零信号，计数器立即被清零。

此类计数器有同步十进制加法计数器ct74ls160、同步4位二进制加法计数器ct74ls161、同步十进制加/减计数器ct74ls192、同步4位二进制加/减计数器ct74ls193等。

同步清零方式：与计数脉冲cp有关，同步清零端获得清零信号后，计数器并不立刻被清零，只是为清零创造条件，还需要再输入一个计数脉冲cp，计数器才被清零。

属于此类计数器有同步十进制加法计数器ct74ls162、同步4位二进制加法计数器ct74ls163、同步十进制加/减计数器ct74ls190、同步4位二进制加/减计数器ct74ls191等。

2 反馈清零法对于异步清零方式：应在输入第n个计数脉冲cp后，利用计数器状态sn进行译码产生清零信号加到异步清零端上，立刻使计数器清零，即实现了n计数器。

在计数器的有效循环中不包括状态sn，所以状态sn只在极短的瞬间出现称为过渡状态。

对于同步清零方式：应在输入第n-1个计数脉冲cp后，利用计数器状态sn-1进行译码产生清零信号，在输入第n个计数脉冲cp 时，计数器才被清零，回到初始零状态，从而实现n计数器。

可见同步清零没有过渡状态。

利用计数器的清零功能构成n计数器时，并行数据输入端可接任意数据，其方法如下：①写出n计数器状态的二进制代码。

异步清零方式利用状态sn，同步清零方式利用状态sn-1。

②写出反馈清零函数。

③画逻辑图。

例1 试用ct74ls160的异步清零功能构成六进制计数器。

解：①写出sn的二进制代码。

sn=s6=0110②写出反馈清零函数。

③画逻辑图。

如图1所示。

实验六任意进制计数器的构成.doc

实验六任意进制计数器的构成设计性实验一、实验目的1、学习用集成触发器构成计数器的方法；2、掌握中规模集成计数器的使用及功能测试方法；3、运用集成计数计构成N分频器，了解计数计的分频作用。

二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。

根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等等。

目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1、用D触发器构成异步二进制加／减计数器图6－1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。

图6－1 四位二进制异步加法计数器若将图6－1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。

2、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图6－2所示。

图中LD—置数端CP U—加计数端CP D—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q 0、Q 1、Q 2、Q 3 —数据输出端 CR图6－2 CC40192引脚排列及逻辑符号CC40192（同74LS192，二者可互换使用）的功能如表6－1，说明如下：表6－1当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。

当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。

2016.4.12--任意进制计数器的构成方法

⑶ 设计举例
主要内容
1. M<N的情况
1011 1100 1101 0000 0001 1010 1001
0010
0011
主要内容
1110 1111 1000 0111
1
0100
0110
0101
Q3
Q2
Q1
Q0
74LS161
CLK
> CLK D3 D2
. .
D1
D0
.
RD
. .
具体问题具体分析灵活应变
例：试用74LS161和置数法设计一个9进制加法计数器，
主要内容
并检查是否能自启动。74LS161功能表如下表所示。
CLK R LD D EP ET
工作状态置 0（异步）预置数（同步）
X
0 1
X 0
X X
X X
X
X
1
1 1
1
1 1
0
X 1
1
0 1
保持（包括C）
保持（C=0）计数
1. M<N的情况
内容引入
用已有的N进制芯片，组成M进制计数器，是常用的方法。内容引入
N进制 M进制
任意进制计数器的构成方法主来自要内容1. M<N的情况
2. M>N的情况
1. M<N的情况原理：计数循环过程中设法跳过N－M个状态。具体方法：置零法和置数法
主要内容
74160 、 74161 异步置零法：置零法 74162 、 74163 同步置零法： 74190 、 74191 异步预置数法：置数法 74160 、 74161 同步预置数法：

数字电子技术：lecture16 任意计数器的构成

脉冲顺序 Q3 Q2 Q1 Q0
0 0000
等效十进制数
0
进位输出 C
0
1 0001
1
0
2 0 0 10
2
0
3 0011
3
0
4 0100
4
0
5 0101
5
0
6 0110
6
0
7 0111
7
0
8 1000
0
1010
10 0 0 0 0
10
1
11
11
0
12 1 1 0 0
12
0
13 1 1 0 1
进位 1 输出
CLK
RD
Q0 Q1 Q2 Q3
1
图6.3.31 串行进位方式实现24进制加法计数器
例6.3.7 试利用并行进位方式由 74LS161构成32进制加法计数器。
解：可将32分成16×2(或8×4)，则电路如图6.3.32所示。
D0 D1 D2 D3
EP
C
1 ET 74LS161 LD
CLK
特点：数码存储功能；移位的功能，即在移位脉冲的作用下，依次左移或右移。
功能：寄存代码，实现数据的串行－并行转换、数值运算以及数据处理等。
其波形图为
clk
clk的顺序输入DI Q0 Q1 Q2 Q3
0 12345678
t
0
0 0 0 0 0 DI
1 2
1 1000 0 0100
0 1 0 11
13
0
寄存器
内容总结
寄存器
74LS75 74HC7175
移位寄存器
74LS194A

时序逻辑电路-计数器

CP0
CP1
CP
74290
Q0 Q1 Q2 Q3
S9A S9B R0B R0A
CP0
CP1
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3
N1= 10
N2 = 6
个位
十位
异步清零
个位芯片应逢十进一
60 = 6 10 = N1 N2 = N
2. 求归零逻辑表达式；
1. 写出状态 SN –1 的二进制代码；
3. 画连线图。
步骤：
[例] 用4位二进制计数器 74163 构成十二进制计数器。
解：
1.
= 1011
2. 归零表达式：
3. 连线图
74163
Q0 Q1 Q2 Q3
CTT
LD
CO
CP
CTP
D0 D1 D2 D3
CR
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
0
1
0
1
1011
1
0
1
1
Q
J
K
F0
Q1
Q
J
K
F2
Q
J
K
F1
Q
J
K
F3
数据依次向左移动，称左移寄存器，输入方式为串行输入。
Q
Q
Q
从高位向低位依次输入
动画
1
1
1
0
0
1
0
1
1
0
0
1
1
0
0
0
输出
再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。

13.4.3 任意进制计数器的构成

13.4.3 任意进制计数器的构成1、清零法用N 进制计数器，可构成M 进制计数器。

能输出M 个稳定状态计数器，就是M 进制计数器。

用74LS161、74LS160、74LS290等可以构成任意进制计数器。

一、N<M 的情况利用第M+1个状态译码，使R D =0 ，电路输出M 个稳定状态，不等下一个CP 脉冲到来，电路立即回到0000。

第M+1个状态为暂态，不等稳定，就已消失，是M 进制计数器。

例：试用74LS160构成六进制计数器，用清零法。

1. 状态转换表3. 连线图R D =04.状态转换图（Q 3Q 2Q 1Q 0/ Y ）进位输出CP Q 3Q 2Q 1Q 0Y 00 0 0 0010 0 0 1020 0 1 0030 0 1 1040 1 0 0050 1 0 1160 1 1 00 0 0 00000000100100011010001010110/0/0/0/0/0/1&&Y 12.译码输出函数R D =D 1D 2D 3D 0CP Q 1Q 2Q 3Q 074LS160C LD R D EP ET(Q 2Q 1)'异步清零出现暂态用74LS160构成六进制计数器，置入0000。

1.状态转换表例：2、置数法利用第M 个状态译码，使L D =0，等着下一个CP 脉冲过后，电路置入0000，回到第一个循环状态。

第M 个状态为稳态。

LD =0CP Q 3Q 2Q 1Q 0Y00 0 0 0010 0 0 1020 0 1 0030 0 1 1040 1 0 0050 1 0 1160 0 0 02.译码输出函数LD =(Q 2Q 0)'&Y11&进位输出3.连线图D 1D 2D 3D 0CPQ 1Q 2Q 3Q 074LS160C LD R D EP ET000000010010001101000101/0/0/0/0/0/14.状态转换图（Q 3Q 2Q 1Q0/ Y ）(同步置数,无暂态)(以置入0000为例）二、M >N 的情况M >N 时，可以用多片级联。

任意进制计数器的构成方法

任意进制计数器的构成方法从降低成本的角度考虑，集成电路的定型产品必须有足够大的批量。

因此，目前常见的计数器芯片在计数进制上只做成应用较广的几种类型，如十进制、十六进制、7位二进制、12位二进制、14位二进制等。

在需要其他任意一种进制的计数器时识能用已有的计数器产品经过外电路的不同连接方式得到。

假定已有的是N进制计数器，而需要得到的是M进制计数器。

这时有M<NN和M>N两种可能的情况。

下面分别讨论两种情况下构成任意一进制计数器的方法。

1. M<N的情况在N进制计数器的顺序计数过程中，若设法使之跳越N一M个状态，就可以得到M 进制计数器了。

实现跳跃的方法有置零法(或称复位法)和置数法(或称置位法)两种。

置零法适用于有置零输人端的计数器。

对于有异步置零输人端的计数器，它的工作原理是这样的:设原有的计数器为N进制，当它从全0状态S。

开始计数并接收了M个计数脉冲以后，电路进人S}状态。

如果将SM状态译码产生一个置零信号加到计数器的异步置零输人端，则计数器将立刻返回S。

状态，这样就可以跳过N一M个状态而得到M进制计数器(或称为分频器)。

图6. 3.犯(e)为置零法原理示意图。

由于电路一进人s，状态后立即又被置成S。

状态，所以礼状态仅在极短的瞬时出现，在稳定的状态循环中不包括SM状态。

而对于有同步置零输人端的计数器，由于置零输人端变为有效电平后计数器并不会立刻被置零，必须等下一个时钟信号到达后，才能将计数器置零，因而应由sM _,状态译出同步置零信号。

而且，s},;状态包含在稳定状态的循环当中。

例如同步十进制计数器74162、同步十六进制计数器74163就都是采用同步置零方式。

置位法与置零法不同，它是通过给计数器重复置人某个数值的方法跳越N一M个状态，从而获得M进制计数器的，如图6. 3. 32助所示。

置数操作可以在电路的任何一个状态下进行。

这种方法适用于有预置数功能的计数器电路。

对于同步式预置数的计数器(如74160,74161) ,LD' -0的信号应从S‘状态译出，待下一个CGK信号到来时，才将要置入的数据置入计数器中。

第二十四讲-任意进制计数器构成

例：用74160接成二十九进制
整体置零（异步）
20
例：用74160接成二十九进制
整体置数（同步）
21
小结：掌握用160、161构成任意进制计数器的方法
22
12
例利用置数法将十进制的74160接成六进制计数器。
1
13
置数操作可以在电路的任何一个状态下进行。
同步置数信号应由 Si+M-1产生，
而异步置数应由 Si+M 产生。
实现M进制
14
例利用置数法将十进制的74160接成六进制计数器。
15
2. M>N的情况
如果要求实现的进制M超过单片计数器的计数范围时，必须将多片计数器级联，才能实现M进制计数器。
置零法适用于有置零（有异步和同步）输入端的计数器，如异步置零的有74LS160、161，同步置零的有74LS163、162等。
6
对于有异步置零输入端的计数器，应在SM状态译码产生置零信号并反馈到清零端，使计数器立即返回S0状态。 SM状态仅在极短的瞬时出现，在稳定的状态循环中不包括SM状态。
N进制
M进制
M N
M
N
4
1. M<N的情况
N进制计数器有N个有效状态， M进制计数器只需要M个有效状态，
只要在N进制计数器的顺序计数过程中，设法使之跳过 (N-M)个状态，只在M个状态中循环就可以了。
有置零法(复位法)和置数法(置位法)两种。
5
置零法（复位法）
基本思想是：计数器从全0状态S0开始计数，计满M 个状态后产生清零信号，使计数器恢复到初态S0，然后再重复上述过程。
17
串行进位法：低位片的进位输出作为高位片的 CLK，两片始终同时处于计数状态。

集成电路组成任意进制的计数器

图5-41 数字钟“秒”计数、译码、显示电
例用两片74LS290组成二十四进制计数器。
＞CPB
R9(1) R9(2) R0(1) R0(2)
CP
＞ CPA QA
74LS290(1)
QB QC QD
＞CPB
＞CPA
R9(1) R9(2) R0(1) R0(2)
74LS290(2)
QA Q B 1 QC QD
＞
C P
A
U
B
C
D LD R Q
D D
74L S193 Q
A
异步清零： RD=1 异步预置数：RD=0, LD=0 同步加计数：RD=0, LD=1,CPD=1 同步减计数：RD=0, LD=1,CPU=1
＞CPD
Q
B
Q
C
清零 RD
预置 LD
时钟 CPU CPD
预置数据输入 A A B B C C D D
例习题5.15, 用四位二进制(16进制)设计M进制串行进位方式，两片分别置数(置最小值) 片1：D3D2D1D0=1001, LD C (在1111时 C=1)，1001~1111, N1=7, 片2：D3D2D1D0=0111,LD C , 0111~1111, N2=9 M=7*9=63, Y:CP=1:63
例习题5.17, 两片都是四位二进制(16进制) 并行进位方式，整体置数（0） LD Q Q ' Q ' 1 2 0 个位片1：Q3Q2Q1Q0=0010（2）, 十位片2：Q3Q2Q1Q0=0101（5）, M=5*16+2+1=83
其它芯片介绍双时钟4位二进制同步可逆计数器 74LS193
A
B

构成任意进制计数器的两种方法

构成任意进制计数器的两种方法任意进制计数器是一种能够在任意进制下进行计数的设备或程序。

在日常生活中，我们所用到的计算机、手机、电子表等设备中，均包含了进制转换的功能，了解如何构建任意进制计数器是非常重要的。

在本文中，我们将介绍构成任意进制计数器的两种方法。

一、基于加法器的方法1. 原理基于加法器的方法是最常见的构成任意进制计数器的方法之一。

其原理是利用加法器进行进制转换，实现任意进制下的计数功能。

2. 实现步骤（1）确定计数器的进制：首先需要确定所要实现的任意进制数，比如二进制、十进制、十六进制等。

（2）设计加法器：根据所选进制的位数，设计相应的加法器，例如对于n位的二进制，需要设计n位的二进制加法器。

（3）连接加法器：将各个位的加法器进行连线，形成一个完整的计数器电路。

（4）输入输出控制：设计输入和输出控制电路，用于控制计数器的输3. 优缺点优点：基于加法器的方法实现简单，可扩展性强，能够实现任意进制的计数功能。

缺点：需要设计繁琐的加法器电路，占用较多的硬件资源。

二、基于状态机的方法1. 原理基于状态机的方法是另一种构成任意进制计数器的常用方法。

其原理是利用状态机进行状态转移，实现任意进制下的计数功能。

2. 实现步骤（1）确定计数器的进制：同样需要确定所要实现的任意进制数，如二进制、十进制、十六进制等。

（2）设计状态转移图：根据所选进制的位数，设计状态转移图，确定每个状态之间的转移关系。

（3）编写状态机控制逻辑：根据状态转移图，编写状态机的控制逻辑，实现状态的转移和计数功能。

（4）输入输出控制：设计输入和输出控制电路，用于控制计数器的输3. 优缺点优点：基于状态机的方法逻辑清晰，占用硬件资源较少，易于实现复杂的计数功能。

缺点：需要设计状态转移图和状态机的控制逻辑，相对复杂一些。

总结基于加法器的方法和基于状态机的方法是构成任意进制计数器的两种常用方法。

基于加法器的方法实现简单，但所需硬件资源较多；基于状态机的方法逻辑清晰，占用硬件资源较少。