六位十进制计数显示器设计
- 格式：doc
- 大小：353.00 KB
- 文档页数：11
文档推荐
-
任意进制计数器的设计页数:6
-
十进制4位加法计数器设计页数:7
-
10进制加法计数器课程设计页数:10
-
十进制计数器设计页数:7
-
实验5 十进制加法计数器设计页数:2
-
EDA60进制计数器设计页数:4
-
六十进制计数器综合设计页数:15
下载文档原格式
合集下载
EDA技术
徐州工业职业技术学院班级：电子与电气071姓名：徐勤学号：730516137指导老师：张江伟内容摘要：EDA 技术是依赖功能强大的计算机，在EDA 工具软件平台上来实现既定的电子线路系统功能。
就因为EDA 有如此大的功能，因此选择EDA 来实现数字钟的设计。
数字钟是一种用数字显示秒、分、时的计时装置，与传统机械钟相比，它具有走时准确、显示直观、无机械转动装置等优点，因而得到广泛应用。
本课题是利用EDA 技术用集成电路设计一个数字钟，即显示秒、分、时，分别用60、60、24进制计数器，秒、分均为六十进制，即显示00～59，它们的个位是十进制，十位是六进制。
时为二十四进制，显示00～23，个位仍为十进制，而十位为二进制，但当十位计到2、个位计到4时清零，就为二十四进制了，其中组成秒、分、时的芯片均用7490来实行，先用它实现十进制，然后分别用两个十进制模板来实现六十进制、二十四进制，最终实现数字钟。
但这只是用4位二进制数来表示1位十进制数，因此要将这些二进制码，通过译码器7448来实现十进制文字符号的转换，将数字钟的计时状态直观清晰的反应出来，然后通过EDA 的坡形仿真，来检验其真确性。
这一设计原本原理图复杂，所用连线众多，但因EDA 具有把原理图模板化的功能，因此，最终生成的数字钟原理图简单、清晰、明了。
（参考文献《EDA 技术及其应用》、《电子技术技能实验实训指导》）一．设计要求：设计一个综合性的数字计时钟，要求能实现时、分、秒的计数功能，，同时将结果通过4个7段数码管显示，具体框图如下：根据设计要求，综合数字钟电路可分为计秒电路、计分电路、计时电路3个子模块，这3个子模块必须都具有预置、计数、进位功能，设计思想如下：A．计秒电路：以直接输入或由分频器产生的秒脉冲作为计秒电路的计数时钟信号，待计数至60瞬间，进位，计分电路加1，而计秒电路则清零并重新计秒。
B．计分电路：计秒电路得到进位脉冲，来一个脉冲就加1，当得到60个脉冲，即计数至60瞬间，进位，计时电路加1，而计秒、计分电路则清零，并重新计秒、分。
十进制计数器实验报告
when 3=>seg7<="1001111";
when 4=>seg7<="1100110";
when 5=>seg7<="1101101";
when 6=>seg7<="1111101";
when 7=>seg7<="0000111";
when 8=>seg7<="1111111";
when 9=>seg7<="1100111";
2,建完工程后,再建一个VHDL FILE,打开VHDL编辑器对话框.
3,按照实验原理和自己的想法,在VHDL编辑窗口编写Verilog程序.
4,编写完Verilog程序后,保存起来.注意顶体名跟程序实体名要一致.
5,对自己编写的Verilog程序进行编译并仿真,对程序的错误进行修改.
6,编译仿真无误后,进行管脚分配.分配完成后,再进行全编译一次,以使管脚分配生效.
signal seg7:std_logic_vector(6 downto 0);
signal countnum: integer range 0 to 9;
signal clk_1k: std_logic;
begin
r<="011111";
process(clk)
variable cnt1:integer range 0 to 5000;
end if;
else
cnt1:=cnt1+1;
end if;
end if;
end process;
when 4=>seg7<="1100110";
when 5=>seg7<="1101101";
when 6=>seg7<="1111101";
when 7=>seg7<="0000111";
when 8=>seg7<="1111111";
when 9=>seg7<="1100111";
2,建完工程后,再建一个VHDL FILE,打开VHDL编辑器对话框.
3,按照实验原理和自己的想法,在VHDL编辑窗口编写Verilog程序.
4,编写完Verilog程序后,保存起来.注意顶体名跟程序实体名要一致.
5,对自己编写的Verilog程序进行编译并仿真,对程序的错误进行修改.
6,编译仿真无误后,进行管脚分配.分配完成后,再进行全编译一次,以使管脚分配生效.
signal seg7:std_logic_vector(6 downto 0);
signal countnum: integer range 0 to 9;
signal clk_1k: std_logic;
begin
r<="011111";
process(clk)
variable cnt1:integer range 0 to 5000;
end if;
else
cnt1:=cnt1+1;
end if;
end if;
end process;
数电-课程设计-60进制计数器
图2十进制计数器个位2十进制计数器十位电路图3十进制计数器十位3时钟脉冲电路图4时钟脉冲电路4置数电路图5置数电路5进位电路图6进位电路6译码显示电路图7译码显示电路三绘制原理图1完整原理图图7计数器原理图2选定仪器列表仪器名称型号数量用途同步十进制计数器74ls1602片极联构成60进制计数器与门与非门非门74ls21d74ls00d74ls04d各1个辅助设计构成其他计数器共阴极显示器dcdhex2只显示数字计数电压源1个提供脉冲电压表二原理图仪器列表四测试方案测试步骤
以下两个仿真结果分别是计数器计数的仿真起点00和仿真终点59，之后计数器会自动恢复原来的00起点继续进行循环计数，并且进位输出灯会在59时发光。
图11 60进制计数器起点00图12 60进制计数器终点59
2、理论分析
本计数器由两个10进制计数器构成60进制计数器的接线图，右边的10进制计数器作为个位，左边的10进制计数器作为十位。输入端全部接地，计数开始循环一周后通过置位法自动进行归00，之后再继续循环计数。
74LS160
2片
极联构成60进制计数器
与门
与非门
非门
74LS21D
74LS00D
74LS04D
各1个
辅助设计构成其他计数器
共阴极显示器
DCD-HEX
2只
显示数字计数
电压源
1个
提供脉冲电压
表二原理图仪器列表
四、测试方案
测试步骤：
1）进入Multisim7界面
图8软件页面
2）右击空白处，选择放置元件，进入元器件选择区，选择要放置的元件，然后单击好。
图13 60进制计数器的接线图
计数器的状态转换图如下
图14计数器显示的状态转换图
以下两个仿真结果分别是计数器计数的仿真起点00和仿真终点59，之后计数器会自动恢复原来的00起点继续进行循环计数，并且进位输出灯会在59时发光。
图11 60进制计数器起点00图12 60进制计数器终点59
2、理论分析
本计数器由两个10进制计数器构成60进制计数器的接线图，右边的10进制计数器作为个位，左边的10进制计数器作为十位。输入端全部接地，计数开始循环一周后通过置位法自动进行归00，之后再继续循环计数。
74LS160
2片
极联构成60进制计数器
与门
与非门
非门
74LS21D
74LS00D
74LS04D
各1个
辅助设计构成其他计数器
共阴极显示器
DCD-HEX
2只
显示数字计数
电压源
1个
提供脉冲电压
表二原理图仪器列表
四、测试方案
测试步骤：
1）进入Multisim7界面
图8软件页面
2）右击空白处，选择放置元件，进入元器件选择区，选择要放置的元件，然后单击好。
图13 60进制计数器的接线图
计数器的状态转换图如下
图14计数器显示的状态转换图
课程设计——秒表计时器
天津机电职业技术学院《电子技术》课程设计论文电子秒表.完成时间：2009.12.30—2010.1.6班级：08电气自动化三班姓名：马赛男李丽美学号：*********200812060前言21世纪是一个电子技术和电子元件有更大发展的世纪。
回顾百年来电子技术和电子工业发展的成就，举世瞩目。
可以看到，从国民经济到日常生活的各个方面，电子产品无所不在，体事例无庸枚举，其发展前景未可限量。
作为一个学习电子专业的大学生，我们不但要有扎实的基础知识、课本知识，还应该有较强的动手能力。
现实也要求我们既精通电子技术理论，更要掌握电子电路设计、实验研究和调试技术。
课程设计就是一个理论联系实际的机会。
本次设计主要完成具备基本功能的电子秒表的理论设计，电子秒表是重要的记时工具,广泛运用于各行各业中。
作为一种测量工具，电子秒表相对其它一般的记时工具具有便捷、准确、可比性高等优点，不仅可以提高精确度，而且可以大大减轻操作人员的负担，降低错误率。
在写本报告的过程中，摘编了生产厂家和各种电子类报刊、参考书的资料，特向提供资料的同学及作者表示感谢。
由于水平有限，报告中定有不妥之处，请提出宝贵意见。
目录一、题目-------------------------------------------------------1二、题目说明-------------------------------------------------1三、原理介绍-------------------------------------------------1四、单元电路设计-------------------------------------------21、时基信号发生器-------------------------------------22、计数器-------------------------------------------------73、译码器-------------------------------------------------114、显示器-------------------------------------------------135、防抖开关----------------------------------------------15五、总装图----------------------------------------------------17六、名细表----------------------------------------------------18七、分工情况-------------------------------------------------19八、后记-------------------------------------------------------20九、参考资料-------------------------------------------------21报告内容一．题目电子秒表二．题目说明秒表计时器常常用于体育竞赛及各种其他要求有较精确时间的各领域中。
电子时钟完整版 有实物图
3
3.6 校时电路……………………………………………………………….14 3.6.1 电路结构及工作原理……………………………………………14 3.6.2 电路仿真…………………………………………………………14 3.6.3 元器件的选择及参数确定………………………………………15
3.7 整点报时电路………………………………………………………….16 4 电路总体仿真………………………………………………………………16 5 电路安装、调试与测试……………………………………………………18
7
图 3.2 由仿真图可知，该电路可以得到 5V 的直流电源，因此可以做为整个系统的电源。
3.1.3 元件的选择
电网供给交流电压（220v 50HZ）经变压器降压后，得到符合电路需要的 交流电压，然后由整流桥经整流后变换成方向不变、大小随时间变化的脉动电流， 然后有滤波电容滤去其中的杂波，并且可以抵消线路的电感效应防止产生自激震 荡，但是这样的直流电压还会随电网和负载的变化而变化，因此在该电路中又使 用了稳压芯片（7805）可以得到比较理想的直流电压，输出端的滤波电容的作用 是用以滤除输出端的高频信号，改善电路的暂态效应。
这里我用 555 定时器构成一个多谐振荡器其产生的频率为 100Hz,然后 经过整形、分频获得 1Hz 的秒脉冲。电路原理图如图 3.3
8
图 3.3 3.2.2 电路仿真结果如下图 3.4
图 3.4 由仿真图可知，产生的波形符合我们的标准，周期大约为 1 秒，大致可以做为秒 脉冲信号。
3.2.3 元件的选择
电子技术综合训练
设计报告
题目：
多功能电子钟的设计
姓名： 学号： 班级： 同组成员： 指导教师： 日期：
杜鹏 10020106 控制工程基地一班 宋峰 杨新华 2012 年 12 月 31 日星期一
3.6 校时电路……………………………………………………………….14 3.6.1 电路结构及工作原理……………………………………………14 3.6.2 电路仿真…………………………………………………………14 3.6.3 元器件的选择及参数确定………………………………………15
3.7 整点报时电路………………………………………………………….16 4 电路总体仿真………………………………………………………………16 5 电路安装、调试与测试……………………………………………………18
7
图 3.2 由仿真图可知，该电路可以得到 5V 的直流电源，因此可以做为整个系统的电源。
3.1.3 元件的选择
电网供给交流电压（220v 50HZ）经变压器降压后，得到符合电路需要的 交流电压，然后由整流桥经整流后变换成方向不变、大小随时间变化的脉动电流， 然后有滤波电容滤去其中的杂波，并且可以抵消线路的电感效应防止产生自激震 荡，但是这样的直流电压还会随电网和负载的变化而变化，因此在该电路中又使 用了稳压芯片（7805）可以得到比较理想的直流电压，输出端的滤波电容的作用 是用以滤除输出端的高频信号，改善电路的暂态效应。
这里我用 555 定时器构成一个多谐振荡器其产生的频率为 100Hz,然后 经过整形、分频获得 1Hz 的秒脉冲。电路原理图如图 3.3
8
图 3.3 3.2.2 电路仿真结果如下图 3.4
图 3.4 由仿真图可知，产生的波形符合我们的标准，周期大约为 1 秒，大致可以做为秒 脉冲信号。
3.2.3 元件的选择
电子技术综合训练
设计报告
题目：
多功能电子钟的设计
姓名： 学号： 班级： 同组成员： 指导教师： 日期：
杜鹏 10020106 控制工程基地一班 宋峰 杨新华 2012 年 12 月 31 日星期一
电子技术基础实验课程设计-用74LS161设计六十进制计数器
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
电子技术课程设计报告
电子技术课程设计报告专业：电子类年级：电子类1302学号：20132213697姓名：王冲冲成绩：指导教师：陈勇题目数字时钟设计1 内容概述一、设计的目的、任务和要求(一)设计目的电子技术（数字）课程设计是电子技术基础课程的实践性教学环节，通过该教学环节，要求达到以下目的：1.使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问题、解决问题的能力；2.使学生基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力；3.熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。
（二）设计任务1．显示时、分、秒。
2，可以24小时制或12小时制。
3．具有校时功能，分别对小时和分钟单独校时，对分钟校时的时候，最大分钟不向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4．为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
（三）设计要求1.设计时综合考虑实用、经济并满足性能指标要求；2.必须独立完成设计课题；3.合理选用原件；4.按时完成设计任务并提交设计报告。
二、设计的方案的选择与论证考虑到实用、经济和性能指标的满足，运用CB555，74LS160, CC4011,电阻，电容等器件经行电子时钟电路的计数及校准功能的设计。
运用CB555与电阻电容组合连接成一个周期为一秒的多谐振荡器，用与非门的组合连接成校准电路对电子时钟进行校对。
数字电子钟是由振荡电路、时间计数电路、数码显示电路和校时电路组成。
三、电路的设计（a）设计内容运用CB555定时器，电阻，电容设计一个多谢振荡器，用多片74LS160、多片显示译码器、与非门的组合设计时、分、秒计数器，用于非门的组合连接校准电路。
用两片74LS160级联构成60进制计数器，用来计“秒”，其CP输入信号为秒脉冲；另两片74LS160级联构成60进制计数器，用来计“分”，其CP输入为“秒”变为0时产生的一个下降沿信号；还有两片74LS90级联构成24进制计数器，用来计“时”，其CP输入为“分”变0时产生的一个下降沿信号。
实验_六计数、译码和显示电路(Y)
十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
CP
CTT CTT CTP CT74LS161 CO CTP CT74LS160 CO CT74LS163 CT74LS162 (162)与 CR LD D0 D1 D2 D3 D3 CP CR LD D0 D1 D2CT74LS160 CT74LS161(163)有何不同？ CR LD
0 1 2 3 4 5 6 7 8 9 10
也可取 D3 D2 D1 D0 = 0011 LD = CO CO = Q3 Q0
方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。
取 D3 D2 D1 D0 = 0011 ，LD = CO
1 CP
CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO
00 0 0
01 0
Z
11 0 0
10 1
Q3 Q2 Q1
n +1 n +1 n +1
= Q 2n
= Q 1n = Q 3n
即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n+1(010)=0 ， Q2n+1(101)=1 Q1n+1(010)=1 ， Q1n+1(101)=0
010 101
Z = Q 3n Q 2n 自启动失败, 改变 Q1:
Q1
n +1
n n = Q3n + Q2 Q1
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1 明显的, 能够自启动
十进制加法计数器课程设计
实验十九 计数、译码、显示电路一、实验目的1、掌握中规模集成计数器74LS90的逻辑功能。
2、学习使用74LS48、BCD译码器和共阴极七段显示器。
3、熟悉用示波器测试计数器输出波形的方法。
二、 实验原理计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的，下面分别加以介绍。
1、计数器：计数器是一种中规模集成电路，其种类有很多。
如果按各触发器翻转的次序分类，计数器可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按计数器进位规律可分为二进制计数器、十进制计数器、可编程N进制计数器等多种产品。
常用计数器均有典型产品，不须自己设计，只要合理选用即可。
本实验选用74LS90二—五进制计数器，其功能如下表所示。
6263（1） R 0(1)和R 0(2)为直接复位端，R 9(1)和R 9(2)为直接置位端，可以预置数字“9”（Q D = Q A = 1，Q B = Q C = 0）。
（2） A 为二分频计数器的输入，Q A 的输出频率为CP A 的1/2。
B 为五进制计数器的输入，把Q A 输出作为五进制计数器B 的输入，即构成8421BCD 码十进制计数器。
2、 译码器：这里所说的译码器是将二进制数译成十进制数的器件。
我们选用的74LS48是BCD 码七段译码器兼驱动器。
其外引线排列图和功能表如下所示。
1234567891011121314GNDVCC 74LS48B1615CLTBI/RBORBIDAgabcdef十进制数 或功能输 入LT RBI D C B A 0123H H H H H X X X L L L L L L L H L L H L L L H H BI/RBO H H H H 输 出a b c d e f g H H H H H H L L H H L L L L H H L H H L H H H H H L L H 字 型注4567H H H H X X X X L H L L L H L H L H H L L H H H H H H H L H H L L H H H L H H L H H L L H H H H H H H H L L L L H H H X X X H L L L H L L H H L H L H H H H H H H H H H H H H L L H H L L L H H L H L L H H L L H 891011H X H L H H H H H H X X X H H L L H H L H H H H L H H H L H L L L H H H L L H L H H L L L H H H H L L L L L L L 12131415H X H H H H H 1BI RBI LTX H LX XL X X X X X X X XL L L L L L HL L L L L L L L L L L L L L H H H H H H H2 34（1） 要求输出数字0～15时，“灭灯输入”（BI ）必须开路或保持高电平。
数电课程实验报告——数字钟的设计
.《数字电子技术》课程设计报告设计题目: 数字钟班级学号：1407080701221 1407080701216 1407080701218学生：志强企海清指导教师：周玲时间：2016.6.15-2016.6.16《数字电子技术》课程设计一、设计题目：数字钟的设计一、设计任务与要求：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
其中时为24进制，分秒为60进制。
2. 其他功能扩展：（1）设计一个电路实现时分秒校准功能。
（2）闹钟功能，可按设定的时间闹时。
（3）设计一个电路实现整点报时功能等。
在59分51秒、53秒、55秒、57秒输出750Hz 音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。
二、设计方案：数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时,可以用校时电路校时、校分。
三、芯片选定及各单元功能电路说明：实验器材及主要器件（1）CC4511 6片（2）74LS90 5片（3）74LS92 2片（4）74LS191 1片（5）74LS00 5片（6）74LS04 3片（7）74LS74 1片（8）74LS2O 2片（9）555集成芯片1片（10）共阴七段显示器6片（11）电阻、电容、导线等若干①振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。
这用压电谐振的频率即为晶体振荡器的固有频率。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
河南科技学院新科学院电子课程设计报告
题目：六位十进制计数显示器
专业班级：电气工程及其自动化113班
姓名：吕志斌
时间：2013.05.27 ～2013.06.05
指导教师：邵锋张伟
完成日期：2013年06月05 日
6位十进制计数显示器设计任务书
1．设计目的与要求
设计6位十进制计数显示器电路，要认真并准确地理解有关要求，独立完成系统设计，要求所设计的电路具有以下功能：
（1）能够实现0-999999的计数并显示；
（2）具备计数数据的锁存功能；
（3）采用数码管显示；
（4）具备复位清零功能。
2．设计内容
（1）画出电路原理图，正确使用逻辑关系；
（2）确定元器件及元件参数；
（3）电路仿真；
（4）SCH文件生成与打印输出；
（5）PCB文件生成与打印输出。
3．编写设计报告
写出设计的全过程，附上有关资料和电路图，有总结体会。
4．答辩
在规定时间内，完成叙述并回答问题。
目录
1.引言 (1)
2.总体设计方案 (1)
2.1设计思路 (1)
2.2总体设计框图 (1)
3.设计原理分析 (1)
3.1计数器所用元器件74LS47 (2)
3.2译码显示电路所用器件 (3)
3.3译码显示电路工作原理分析 (4)
3.4锁存电路工作原理及器件 (5)
4.调试与仿真 (5)
5.体会与总结 (6)
.
参考文献 (6)
附录1 (7)
附录2 (8)
6位十进制计数器设计
摘要：本文为完成六位十进制计数显示电路设计的完整过程，该电路是一种具备锁存复位清零功能的显示电路。
具有结构简单，原理清晰的特点。
关键词：计数锁存复位74LS4774LS161 74LS9374LS162
1引言
计数器的计数范围不够广，功能不太完善。
在一些要求计数显示的场合需要较宽的计数范围，随着大规模集成电路的发展，数字技术显示技术也在不断的更新替换。
然而，一些有时也需要一些专用的功能键。
六位十进制显示器是一种能直接用数字显示范围且计数范围为0-999999的脉冲计数仪表，通过计数显示器将输入脉冲信号转换为对等的四位BCD 码，再进入译码器将其转换为其位二进制数，最后经过驱动电路输入到七段式数字显示器显示十进制数。
2总体设计方案
本设计用74LS161芯片完成计数译码功能和锁存功能，将他们分别作为输入端接入74LS47译码，然后接入七段显示器完成显示功能。
通过逻辑与非门与下一级的脉冲输入端完成进位，用开关KA.,KB分别控制复位清零和锁存。
2.1设计思路
本设计用六块74LS161来实现0-999999计数功能和完成锁存功能。
将他们作为输入端接入6块74LS47芯片完成译码显示功能，用开关KA控制74LS161芯片的CLR端和CLK端来控制计数器清零和下一位的进位功能。
2.2总体设计框架图
该电路输入脉冲先进入计数电路然后再进入译码电路，同时计数与电路给下一位输入脉冲，计数器经过译码器译码，然后由LED数码管显示(总体设计框架如图1)。
3设计原理分析
3.1计数器所用元器件74LS161
本设计计数器所用芯片为74LS161（图2）。
该芯片A~D可以预置数，CLK端为脉冲接入端并由QA-QD完成输出（上升沿有效）。
CLR为异步清除输出端（低电平有效），CEP 和CET为技术控制端，/PE为同步并行置入控制端（低电平有效）可以完成置数清零功能，在本设计中CLR接开关KA与一个
一端接高电平的开关组成的电路，当74LS160输出端产生的BCD码产生1010时，通过与非关系产生一个脉冲进入下一个74LS161芯片完成计数功能。
图1
图2
计数使能端CEP和CET。
CEP主要控制本芯片的计数操作，CET直接控制进位输出信号TC。
当/CR=/PE=CEP=CET时芯片才处于计数状态。
进位信号TC（RCO）。
只有当CET=1且QA QB QC QD=1111时，TC才为1，表明下一个脉冲信号到来前将会有进位发生。
进位信号TC只有在QA QB QC QD=1111且CET=1时输出为1，其它时间均为0。
3.2译码显示电路所用器件
译码显示电路所用原件为74LS47（图3）七段显示译码器当输入8421BCD码时，高电平有效，用以驱动共阴极显示器。
当输入为1010-1111六个状态时，输出权威低电平，显示器无显示。
该集成显示译码器设有三个辅助控制端LE（灯测试输入）,/BL（灭灯输入）
/LT（锁存是能输入），用以增强器件功能。
但因本设计已有锁存器，/LT接高电平。
图3
3.3译码显示电路工作原理分析
图4
在本设计中所有7447七段显示译码器/BI,/LE和/RBI直接接高电平，ABCD端分别接74LS161的QA~QD完成接收信号功能并由七段显示器直接显示数字0---9。
3.4锁存电路的工作原理分析
锁存电路所用原件为74LS161芯片（图2）。
该芯片有14个管脚，CEP和CLK输入端（高电平有效）。
当CEP和CLK接高电平时，QA-QD为正常逻辑状态，可以用来驱动负载或总线。
当，CEP和CLK接低电平时QA-QD呈高阻态，即不驱动总线也不驱动负载，
但内部的逻辑操作不受影响。
CEP和CLK为锁存允许端。
图5
4调试与仿真过程
脉冲信号首先进入74LS161的CLK端，其QA~QD端接入74LS47A~D后B端和D端接逻辑与非门，当74LS161计数到1010使该芯片进位，并产生一个脉冲，到下一个74LS161的CLK端如此循环完成0-999999的计数功能。
用开关控制锁存完成锁存功能，其中CLK 为数据输入端，QA~QD为数据输出端可以用来驱动74LS47芯片完成正常译码。
开关控制CLK和CLR，当CLK和CLR为高电平时，OA---OG为正常逻辑状态，可以用来驱动显示器使其完成0—9的正常显示，当CL为低电平时，即不驱动显示器，但内部的逻辑操作不受影响。
CET和CEP为锁存允许端。
5总结与体会
此六位十进制计数器的设计简单易懂。
主要有计数电路，译码显示电路，锁存电路。
数字计数器是我们平时的实验中经常使用的，本设计主要是为了增加计数器范围。
虽然在学识数电，这些只是我们都有涉猎，但是没有应用到实践中去，只是停留在理论阶段。
实习给了我这次实践的机会，是我随学的理论得到了应用，同时也巩固了所学的理论知识，通过这次实习，我也发现了自己的许多不足，理论学习知识不扎实。
通过一个星期的努力，重于完成了这次设计。
因为知识的欠缺以及准备不充分，设计的电路过于繁杂。
这一切都是我认识到理论和实践的差别。
许多知识我们不但要单纯的理论分析，还要付诸实践。
只有在实践中才能将已经学会的知识记得更加牢固和运用的更加熟练。
通过这次实践，不单我对课本的理解更加深刻，在芯片查找，软件运用方面的知识也有很大程度的提升。
最后
感谢老师和同学们给了我这次学习实践的机会。
参考文献
[1]康光华.电子技术基础数字部分[M]第五版.北京，高等教育出版社。
2006.286~302
[2]许晓华何春华..Multisim10何春华计算机仿真及应用[M]，清华大学出版社。
2011.219~225
[3]石磊张国强. Altium Designer8.0中文版电路设计[M]，清华大学出版社2009
[4]何西才.常用集成电路简明速查手册[M]，北京，国防工业出版社。
2006.1~3
[5]邵峰.数字电子技术实验指导[Z]，河南科技学院，2012.17~26
附录1
附录2
10。