计算机组成原理答案
1.存储程序原理：计算机要自动完成解题任务，必须事先设计好，用以描述解决解题过程中的程序如同数据一样，利用二进制存储，计算机在工作时自动高速的从计算机提取指令执行.
2.中断：CPU暂时中止现行程序，转去执行“处理随机发生的紧急事件或特殊请求”的程序，处理完后自动返回被中止的程序继续运行的功能。
CPU响应中断的条件是什么？
有中断源提出中断请求；“中断允许”有效；一条指令的执行结束
发生中断的条件：
(1)中断源向处理器发出中断请求信号
(2)处理器的中断允许是开放的，而且时机是恰当的
3.计算机的五大部件：运算器，存储器，控制器，输入设备和输出设备，互连结构组成。
冯诺依曼机的特点是以运算器为中心。
运算器：用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器中。
存储器：用来存放数据和程序。
控制器：控制，指挥程序和数据的输入，运行和处理运算结果。
4.计算机发展时代划分标准：电子器件。
计算机更新换代（依据是电子器件）主要体现在组成计算机基本电路的元器件。
5.总线：按传输信息不同，分为数据总线，地址总线，控制总线。
总线判优控制：集中式和分布式，前者将控制逻辑集中在一处，后者将控制逻辑分散在与总线连接的各个部件上。
总线是由传输线、三态门、I/O缓冲构成的是组共享信息传输线。
6.集中式仲裁方式：链式查询，计数器定时查询，独立请求方式。
7.总线周期/描述设备使用总线的过程：①申请分配阶段②寻址阶段③传数阶段④结束阶段。
总线仲裁：
一个总线系统中主设备获得总线控制权的过程称之为总线使用权的仲裁
8.通信方式：同步，异步，半同步，分离式
分析同步通信与异步通信各自的特点。
答：同步通信：通信双方由统一时标控制数据传送。
（来叫你吃饭就来吃，否则不离开）。
异步通信：通信双方不要求由统一时标，采用应答的方式——握手handshaking
（叫你吃饭，叫完不等待，直接叫下一个）
9.总线宽度：数据总线的根数，用bit表示
总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数。
MBps，如频率是33Mhz，总线宽度为32位，则为33*4=132MBps
10.存储器：存储矩阵，读写系统，选址系统，时序控制线路
11.运算器：ACC MQ ALU
控制器：CU PC IR ALU和CU是cpu的核心部件
在cpu与主存之间加cache是为了解决cpu与主存速度上的不匹配。
12.I/O设备编址方式：统一和独立
I/O设备的输入输出控制方式：程序查询方式，程序中断方式，I/O通道方式，I/O处理机方式。
以CPU为传输中心的方式：程序查询方式，程序中断方式
中断服务程序流程：保护现场，中断服务，恢复现场，中断返回。
程序查询：cpu启动I/O设备，还要检查I/O设备是否准备就绪。
程序中断：不要进行查询。
DMA：有一条直接的数据通路，与cpu并行工作。
13.区分取来的指令，数据：计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期(或取指微程序)取出的既为指令，执行周期(或相应微程序)取出的既为数据(操作数)。
另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。
14.取指操作：1.将pc寄存器中的地址传送到存储器地址寄存器MAR
2.根据MAR中的地址，通过地址总线对存储器进行寻址。
3 .由控制部件cu发出存储器访问读有效信号
4将存储单元中的指令通过数据总线传送到存储器数据寄存器MDR
5将MAR中的指令传送到指令寄存器IR中
6.cu控制更新pc值，形成下一条指令的地址
15.指令，微指令的区别：将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作，然后把这些微程序存到一个控制存储器中，用寻找用户程序机器指令的方法来寻找每个微程序中的微指令
16.程序访问局部性原理：时间局部性和空间局部性。
存储器“写”操作：①送地址②送数据③发“写”命令④将数据写入存储器。
存储速度：存取周期和存取时间
存储器带宽：与存储周期密切相关。
如500ns，16位，则为16/500=32M位/秒
17位扩展：片选信号相同。
字扩展：片选信号不同。
18、存储器与cpu的连接：
①地址线连接：将cpu的地址低位与地址线相连
②数据线连接：必须保证存储芯片的位数与cpu数据线位数一致，不同时，进行位扩展。
③读写线连接
④片选线连接
片选信号与cpu的访存控制信号（低有效）共同产生片选信号，还需用到逻辑电路。
步骤：①将十六进制地址范围写成二进制地址码，并确定其总容量。
②根据地址范围的容量以及该范围在计算机系统中的作用选择芯片。
③分配cpu的地址线④片选信号形成。
19、尾数：反应了浮点数的精度，阶码：反应浮点数的表示范围及小数点的位置
为了提高浮点数的精度，其尾数必须要进行规格化。
20、低位交叉：t1=T+（n-1）t，
高位交叉：t2=nT
多体并行，T为存取周期，t为总线传输时间。
21、命中率为：h=Nc/Nc+Nm
Cache与主存平均访问时间ta=htc+（1-h）tm
访问效率：e=tc/ta*100%
22 直接映射，全相联映射，组相联映射
注意：就是那个字块内地址
23.同号相加可能溢出，异号相减可能溢出。
变形补码，当两位不同时，表示溢出，否则，无溢出。
24.加减运算
小数/整数：[A]补+[B]补=[A+B]补
[A]补-[B]补=[A-B]补
小数是摩二运算，整数是摩n+1运算，n为除去符号位的数据位数。
25.原码一位乘法：介于这个不出大题，直接手算即可。
（填空题或选择题）
注意：补码一位乘法其实只要看懂那个表的运算过程，很简单，不需多说。
26.解释“互连结构”，并列举几种常见形式。
答：现代计算机是由相互通信的这三个部件构成的网络：CPU，存储器，I/O设备。
连接各种模块的通路的集合就叫作互连结构(Interconnection structure)，模块间通过互连结构交换信息。
星形(Star)结构，树型(Tree)结构，交叉开关(Crossbar)结构，总线(Bus)结构，环形(Ring)结构
27.周期挪用DMA与程序中断传送有何区别？
(1)DMA方式下数据传送由硬件(DMA控制器)完成；中断方式下，数据传送由软件(CPU执行中断服务程序)完成
(2)DMA请求对存储器访问的请求，也即对总线控制权的请求，没有中止现行程序的必要；而中断请求要处理器转去执行中断服务程序，因此要中止现行程序，保存断点、现场等(3)中断除了能完成外设和主机的数据交换，还能处理异常事件；而DMA方式下不能处理异常事件
(4)中断响应在一个指令周期结束后；而DMA响应是在一个总线周期后
(5)DMA 方式用于高速设备；而中断方式用于低、慢速设备
(DMA 方式下，外设与CPU 并行度高；而中断方式下，外设与CPU 并行度低)
28.使用64K*1位的动态RAM （DRAM ）存储芯片构成4M*32位的主存储器。
试回答：
(1)需要多少存储芯片？ 字扩展需要：6612222644==K
K K M (个) 每个字，位扩展需要：5232132==位
位(个) 共需要：字扩展后的数目×每个字内位扩展后的数目=1156222=⨯(个)
(2)存储器地址码位数？作为片选译码的地址码位数？
*存储器的地址码位数，指CPU 进行地址分配的逻辑地址空间(主存)的地址码位数 ∵主存储器有2224=M 个存储单元(即存储字)
∴存储器的地址码需要有22位 ∵字扩展后需要有6612222644==K
K K M 个组 ∴需要有个26片选译码输出
∴需要有6个片选译码输入，即有6位地址用于片选译码
29.汉明码检测和CRC 码检测（填空选择题）
30.控制器的实现方式：组合逻辑，微程序设计（核心是控制存储器）
一条机器指令=一段微程序=若干条微指令：一条微指令包括若干控制信号（微操作命令）。
机器指令周期至少包括取指周期和执行周期，根据寻址方式可能包括间址周期。
取指周期是公操作，执行周期各不相同。
微指令格式：操作字段和后续微指令地址。
（水平型微指令和垂直型微指令） 中断系统：处理异常情况和特殊请求。
31. 一条完整的指令周期包括：取指，间址，执行，中断。
间址周期：用于取操作数的有效地址。
中断周期：如果有请求，cpu 则要进入中断响应阶段（保护程序断点）。
32.指令流水原理：分为串行执行和并行执行。
影响流水线的性能：结构相关、数据相关、控制相关。
流水线性能通常用吞吐率、加速比和效率来衡量。
流水线中的多发技术：超标量技术，超流水线技术，超长指令字技术。
33.在中断周期，由中断隐指令自动完成保护断点，寻找中断服务程序入口地址。
控制方式：同步控制，异步控制，联合控制，人工控制。
34.与机器指令一样，完成一条微指令也分成两个阶段：取微指令和执行微指令。
分为串行微程序控制和并行微程序控制。
