计算机系统基础模拟试题
- 格式：doc
- 大小：61.54 KB
- 文档页数：5
一、填空题1、传统术语中，将______和______合在一起称为CPU，而将CPU和内存储器合称为主机。
2、机器数A7H若被看作一个整数的8位补码时，其真值是______。
3、运算器的基本功能是进行______和逻辑运算。
4、为了进行算术运算，运算部件中至少要有______个寄存器。
5、一个64KX8存储芯片，其地址线和数据线的总和是______。
6、SRAM芯片的控制信号有______和______等。
7、动态存储芯片的刷新方式有集中式刷新和______。
8、直接寻址方式指令中，直接给出______，只需访问内存______次就可以获得操作数。
9、微程序控制中，将由同时发出的控制信号所执行的一组微操作称为______。
10、控制器的功能是______、______、和______。
11、控制器的组成包括______、______、指令译码器、脉冲源及启停线路和时序信号形成部件。
12、CPU响应中断时需要保护断点，这里断点指的是______。
13、中断分为______和非屏蔽中断。
14、当中断允许触发器被置为1时，______CPU响应中断。
15、DMA的三种工作方式是______ 、______和______。
16、DMA控制器中的寄存器有______、______、外围设备地址寄存器ADR、控制与状态寄存器CSR和数据缓冲寄存器DBR。
二、单项选择题。
1、字长16位，用定点补码小数表示时，一个字所能表示的范围是_____。
A．0～1－2-15B．－(1－2-15)～(1－2-15) C．－1～＋1 D．－1～（1－2-15）2、已知X<0，且[X]原=X0X1X2……X n，则[X]补可通过______求得。
A．各位求反，末位加1 B．除X0外各位求反，末位加1 C．求补D．[X]反-13．如果操作数地址在寄存器中，称为______寻址。
A．直接B．立即数C．寄存器间接D．寄存器直接4．微程序存放在______中。
A．控制存储器B．RAM C．指令寄存器D．内存储器5、微程序控制系统中，机器指令与微指令的关系是______。
A．一条微指令由若干条机器指令组成B．每一条机器指令由一条微指令来执行C．一段机器指令组成的程序由一条微指令来执行D．每一条机器指令由一段微指令编成的微程序来解释执行6、在CPU中，保存当前指令的寄存器是______。
A．主存地址寄存器B．程序计数器C．指令寄存器D．状态标志寄存器7．指令译码器是对____进行译码。
A．整条指令B．指令的操作码字段C．指令的地址D．指令的操作数字段8、累加寄存器位于______。
A．cache内B．CPU内C．主存储器内D．外设内9、存取周期是指______。
A、存储器的读出时间；B、存储器的写入时间；C、连续启动两次独立的存储器操作所需间隔的最小时间；D、启动一次存储器操作到完成该操作所经历的时间。
10、通常计算机的主存储器是可采用______。
A．RAM和ROM B．ROM C．RAM D．RAM或ROM11、中断向量可提供______。
A、被选中设备的地址B、传送数据的起始地址C、服务程序的入口地址D、现行程序的断点地址12．CPU响应中断的时间是______。
A．任一机器周期结束时B．外设提出中断时C．取指周期结束时D．一条指令结束时13、DMA传送方式是在______之间建立一条数据通路。
A．I/O设备和主存B．两个I/O设备C．I/O设备和CPU D．CPU和主存14、在独立编址方式下，存储单元和I/O设备是依靠______来区分的。
A．不同的地址代码B．不同的地址总线C．不同的指令D．上述都不对15、在外设接口中，状态寄存器的作用是______。
A．存放CPU对外设的操作命令B．存放外设给CPU的操作命令C．存放CPU的工作状态D．存放外设的工作状态三、简答题和综合题1、X=－0.1101，Y=－0.1011，用补码计算X＋Y，并判断结果有无溢出?2、设有浮点数X,Y，阶码（补码形式）和尾数（原码形式）如下：X：阶码0001，尾数0.1010；Y：阶码1111，尾数0.1001。
设基数为2。
求X+Y（阶码运算用补码，尾数运算用补码）。
3、有一个128K*16的存储器，由64K*1的2164RAM芯片(芯片是4个128*128结构)构成，问：(1) 总共需要多少个RAM芯片？(2) 如果采用分散刷新方式，如单元刷新间隔不超过2ms，求刷新信号的周期。
4、基址寄存器的内容为2600H，变址寄存器的内容为03B0H，指令的地址码部分是7DH，当前正在执行的指令所在地址为3B00H，请求出变址编址（考虑基址）和相对编址两种情况的访存有效地址。
5、CPU结构如图所示，其中有一个累加器AC，一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传递的方向（1）指出图中四个寄存器A、B、C、D的名称（2）简述指令从主存取到控制器的数据通路（3）简述运算器和主存之间进行读和写访问的数据通路6、简述中断处理过程。
7、某机器中，已知有一个地址空间为0000H~1FFFH的ROM区域，采用8KX8的ROM芯片。
现在再用8KX8的RAM芯片形成一个16KX8的RAM区域，起始地址为2000H，RAM芯片有片选信号（CS）和读写信号（WE）控制端。
CPU地址总线为A15~A0。
数据总线为D7~D0，控制信号为R/W(读/写)、MREQ(当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的)。
要求：（1）给出所需的ROM芯片及RAM芯片的片数。
（2）给出RAM区域的地址空间。
（3）给出每个RAM芯片的地址空间。
（4）给出每个芯片的片选逻辑。
（5）画出CPU与芯片连接逻辑图。
计算机组成原理模拟试题答案一、填空题1、运算器控制器2、-59H3、算术运算4、2或35、246、读写控制信号片选信号7、分散式刷新8、操作数的有效地址19、微指令10、取指令分析指令执行指令11、程序计数器指令寄存器12、程序计数器PC的内容13、可屏蔽中断14、允许15、CPU暂停方式CPU周期窃取方式直接访问存储器工作方式16、主存地址寄存器MAR 字数计数器WC二、单项选择题三、简答题1．[X]补=11.0011 [Y]补=11.0101[X+Y]补=[X]补+[Y]补=11.0011+11.0101=10.1000f s1=0, f s2=1,f s1‡f s2，结果溢出解：将x,y转换成浮点数据格式[x]= 00 01, 01010浮[y]浮= 11 11, 01001＝1111+1111=1110，即-2，因此将Y的尾数右移两位，得：（1）对阶：[Ey-Ex]补= 00 01,[Y]浮（2）对尾数求和，得：[x+y]= 0001, 0110001浮（3）规格化：由于符号位和第一位数不相等，是规格化数= 0001, 0110001[x+y]浮（4）舍入：采用0舍1入法。
得：[x+y]= 0001, 01100浮（5）判溢：数据无溢出，因此结果为x+y =2+1×(+0.1100B)3．解：（1）总共需要的芯片数为（128K×16）/（64K×1）=32（2）因为32个芯片可以同时刷新，而且每个芯片中的四个矩阵也可以同时刷新，所以只要在2ms内刷新完128行即可，因此分散刷新时，刷新信号的周期是2×1000/128＝15.625μs4．解：变址编址（考虑基址）访存有效地址＝2600H＋03B0H＋7DH＝2A2DH相对编址的访存有效地址=3B00H＋7DH=3B7FH5．解：（1）A：数据缓冲寄存器DR；B：指令寄存器IR；C：主存地址寄存器；D：程序计数器PC。
（2）M->IR->控制器（3）读：M->DR->ALU->AC；写：AC->DR->M6．解：(1) 关中断，进入不可再次响应中断的状态。
(2) 保存断点和现场(3) 判别中断源，转向中断服务程序。
(4) 开中断。
开中断将允许更高级中断请求得到响应，实现中断嵌套。
(5) 执行中断服务程序。
(6) 退出中断。
在退出时，又应进入不可中断状态，即关中断，恢复现场、恢复断点，然后开中断，返回原程序执行。
解：（1）ROM芯片：1片，RAM芯片：2片；（2）RAM区域的地址空间为：2000H~5FFFH；（3）RAM芯片1的地址空间空间为2000H~3FFFH；RAM芯片2的地址空间为4000H~5FFFH；（4）ROM芯片的片选逻辑：A15A14A13RAM芯片1的片选逻辑：A15A14A13RAM芯片2的片选逻辑：A15A14A13（5）。
