计数、译码、显示电路实验汇编

数字电子技术实验实验6.6 计数、译码和显示电路一、实验目的1.学习计数器、译码器和七段显示器的使用方法。

2.掌握计数器、译码器和七段显示器的综合应用。

3.掌握用示波器测试计数器输出波形的方法。

二、实验任务用74LS161计数器、4511译码器、BS311201显示器各两片和74LS00一片实现一个带显示的60进制计数器。

完成表6-6-1及6-6-2测试，个位波形测试。

三、实验设备数字电路实验箱(74LS161、4511、BS311201、74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。

四、实验原理74LS161引脚图4511引脚图七段数码管显示笔段BS311201共阴极显示器，COM接地；BS311101共阳极显示器，COM 接电源+5V 。

输入低位CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。

当译码器输入码超过“1001”时，译码器的输出为全为0，数码管熄灭。

译码输出输入高位74LS161逻辑符号输出高位74LS161DQ C Q B Q AQ DCBACR CPLDET EPCo输入输出端说明CR ：异步清零端，低电平有效；LD ：同步置数端，低电平有效；ET 、EP ：使能端，高电平有效；CP ：计数器时钟；D 、C 、B 、A ：数据输入端；Q D 、Q C 、Q B 、Q A ：数据输出端；Co ：进位端。

输入输出CR LD ET EP CP D C B AQ D Q C Q B Q A××××××××10×× d c b a1111××××1 1 0 ××××××1 1 ×0 ×××××0 0 0 0d c b a加计数保持保持74LS161功能表低电平有效74LS161是一个可预置的4位二进制同步加法计数器，它的计数长度是16。

实验计数译码显示电路
一、实验目的：
1、加深对显示译码器的认识；
2、熟悉BCD-7段译码/驱动器的功能和使用方法；
3、熟悉用集成电路计数器、译码器组成计数、译码、显示电路的方法。

二、实验设备：
1、数字逻辑机
2、74LS160：同步十进制加法计数器；74LS248：七段译码/驱动器；数码管
三、实验内容：
1、用74LS248和数码管连成如图1所示的电路，进行以下测试：
图1
1）对LT提供“0”，观察七段显示器。

2）对BI/RBO提供“0”，观察七段显示器。

3）对LT和RBI提供“1”，逐次输入0000—1111，观察七段显示器显示的数，将结果填入表1中。

4）向LT提供“1”，向RBI提供“0”，若输入DCBA输入为0000--1111，观察BI/RBO的输出及七段显示器显示的数（是否有零消隐的正常译码功能）。

2、计数、译码、显示电路
1）将74LS160接成计数状态，并将74LS248和共阴极二极管显示器连接上，如图2所示。

图2
2）输入单脉冲，按表2测试。

3）在前两步的基础上，让计数、译码、显示电路实现6进制计数。

（线路改接自行设计）
表1 表2
附：管脚排列图。

计数译码显示电路实验报告实验目的：掌握编码与解码的基本原理和技术。

设计与实现一个计数译码显示电路。

提高电子电路设计与实验能力。

实验原理：计数译码显示电路是利用数字集成电路实现的一种数字计数显示方法。

它通过计数器将输入的时钟信号转化为二进制数码输出，然后通过译码器将二进制数码转为七段数码管的控制信号，从而使得七段数码管实现相应的数字显示。

实验器材：1.CD4017计数器芯片2.CD4511译码器芯片3.七段共阳数码管4.电阻、电容、电源、开关等实验步骤：1. 将CD4017计数器芯片的1脚连接到电源Vcc，16脚连接到地GND。

2.连接计数器的时钟输入脚13和复位输入脚15到电路中适当位置，并设置相应的电源和开关。

3. 将译码器CD4511的Vcc脚和GND脚连接到电源和地，将A、B、C、D四个输入脚连接到计数器的Q0-Q3输出脚。

4.将译码器的a、b、c、d、e、f、g七个输出脚连接到七段数码管的a、b、c、d、e、f、g控制脚。

5. 连接七段数码管的共阳脚到电源Vcc。

实验结果：通过调整计数器CD4017的时钟频率、复位电平和输入信号，我们可以观察到七段数码管显示出不同的数字，从0到9循环显示。

实验分析：计数译码显示电路利用计数器进行计数和译码器进行解码，通过将二进制数码转换为七段数码管的控制信号，实现了数字的显示。

实验中需要注意选择适当的电阻、电容等元器件，以确保电路的稳定工作。

另外，对于七段数码管的显示，还可以通过连接额外的译码器和复用技术进行更复杂的显示设计。

实验总结：通过本实验，我们掌握了计数译码显示电路的基本原理与设计方法，提高了对数字集成电路的理解和应用能力。

实验结果令人满意，并加深了对数字电路的认识。

在今后的学习和实践中，我们将继续加强对电子电路设计与实验的掌握，提高自己的技术水平。

计数、译码、显示电路实验一、实验器材（设备、元器件）:1，数字、模拟实验装置（1台）；2，数字电路实验板（1块）；3，74LS90、74LS00芯片（各一片）；4，函数信号发生器（1台）。

二、实验内容及目的：1，熟悉和测试74LS90的逻辑功能；2，运用中规模集成电路组成计数、译码、显示电路。

三、实验步骤：1、利用数字电路实验装置测试74LS90芯片的逻辑功能异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：异步：同步：满足1)2()1(00=∙R R ，1)2()1(=∙Sq Sq 时：①1CP =CP ，2CP =0时：二进制计数； ②1CP =0，2CP =CP 时：五进制计数；③1CP =CP ，2CP =A Q 时：8421码二进制计数； ④1CP =D Q ,2CP =CP 时：5421码十进制计数。

插好74LS90芯片，连好电源和接地端，计数脉冲由函数信号发生器提供，)1(0R 、)2(0R 、)1(9S 、)2(9S 分别接逻辑开关，四个输出端接电平显示或数码管，按功能表拨动开关验证其结果。

2，设计一个显示星期的计数器，使之重复0——6的显示（用74LS90与74LS00实现）利用反馈归零法可以使74LS90实现十以内的N 进制计数器，即从0记到要设计的进制时使清零端)1(0R 、)2(0R 有效（同时为高电平），进而反馈清零。

此实验实现0——6显示，即设计七进制数，当计数器计到111时，用反馈清零法使之为000，故先将)1(9S 、)2(9S 接地，1CP 接计数脉冲CP ，2CP 接A Q ，构成十进制数，再由于此只为七进制，故只用到A Q 、B Q 、C Q ，又用74LS00，故可使C Q 接B Q 、A Q 与非后再和“1”与非后接)2(0R ，使得当计数器计到111时，)1(0R 、)2(0R 实现清零。

数字电路与逻辑设计实验实验报告实验七计数、译码、显示综合实验一、实验目的1.熟悉中规模集成电路计数器的功能与应用2.熟悉中规模集成电路译码器的功能与应用3.熟悉LED数码管及显示电路的工作原理4.学会综合测试的方法二、实验仪器及设备1.实验箱、万用表、示波器2.74LS160x2、74LS48x2、74LS20、74LS10三、实验内容用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个六十进制的计数器。

使用LED译码显示电路显示。

四、实验原理由于74LS160计数器为异步清零和同步置数。

因此也存在两种的方法将74LS160改装为六进制计数器。

1.异步清零先得出六进制计数器的数值表：Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1当采用异步清零时，按照十进制数表，可令当74LS160从0101跳到0110瞬间，清零方程输出有效清零信号进行清零。

由函数式可得清零方程F = 。

将清零电路输出接到74LS160的清零端，即可完成一个六进制计数器。

2.同步置数明显，代表十位的74LS160要由5跳到0形成一个循环，要置入数肯定是0000，由于置数方式为同步置数，那么必须是整个六十进制计数器在显示59后，在下一个脉冲上升沿出现时就可以将0000置入计数器，完成了由59到0的循环计数。

按照函数逻辑，可得置数函数式为F = 其中RCO为个位进制计数器的进位输出。

3.用同一个数码管同时显示出个位数和十位数由于同一个数码管接受译码器信号是一致的，所以必须要对个位数信号和十位数信号进行选通再接入译码器，同时把高频率的时钟信号接到选通器和数码管的使能端。

具体的思路为，当高频时钟信号的低电平到达时，选通个位信号接入译码器，此时最右端的7端LED显示管也接收到有效显示信号，显示出个位数字。

当高电平到达时，同理，可在左端的显示管显示出十位数字。

1、实验题目实验七计数、译码、显示综合实验2、实验目的熟悉中规模集成电路计数器的功能及应用熟悉中规模集成电路译码器的功能及应用熟悉LED数码管及显示电路的工作原理学会综合测试的方法3、实验原理对于计数规模小的计数器我们使用集成触发器来设计计数器，但是如果计数器的规模达到十六个以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。

在这种情况下，我们可以用集成计数器来构成任意进制计数器。

利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。

1.用同步清零端或置数端置零或置数构成N进制计数器步骤如下：1）写出SN-1的二进制代码。

2）求归零逻辑，即求同步清零端或置数控制信号的逻辑表达式。

3）画连线图2.用异步清零端或置数端置零或置数构成N进制计数器步骤如下1）写成状态SN的二进制代码。

2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。

3）画连线图在集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置数功能。

4、实验内容用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位、10进制为低位）。

使用译码显示电路显示。

用函数发生器的低频连续脉冲（调节频率为1-2HZ）作为计数器的计数脉冲，通过数码管观察计数、译码、显示电路的功能为正确。

让这个六十进制的数字的两位同时显示在一个四联的七段数码管上5、实验分析内容一：个位的实现：将74LS160 的ENP、 ENT 均置为1，那么输出端Q0、Q1、Q2、Q3就是一个十进制的计数器十位的实现：将74LS160 的ENP、 ENT 与个位的74LS160的RCO相连，那么就会实现“逢十进一”六十进制的进位设置方法：利用十位的74LS160 上面的LOAD 控制端，使得当前数字为60时，马上实现LOAD，从而使之显示为0，则在出现59后，就会出现00；仿真如下：另一种实现方法是利用74LS160 上面的MR 控制端，使得十位的74LS160的输出端从0101->0110 转换的过程后，将MR 端置为低电平，使得十位的74LS160的输出被清零；此时是将十位的74LS160的ENP、ENT 均置为1，其CLK 与个位的74LS160的RCO相连，以实现进位的效果。

计数译码显示电路实验报告总结本次实验是关于计数译码显示电路的搭建和测试。

通过实验，我们掌握了计数器的原理和译码显示电路的工作原理，并能够正确地搭建和测试这些电路。

实验中，我们使用的计数器是74LS161，它是一种同步4位二进制计数器，能够实现递增和递减计数，并能够输出位宽为4位的计数值。

我们将其与译码显示电路74LS47相连，通过74LS47将计数器的输出值转换成7段数码管所显示的数字。

在实验前，我们先对74LS161计数器和74LS47译码显示电路的原理进行了学习和理解。

我们知道，74LS161计数器拥有一个时钟输入，通过时钟信号的触发，可以实现计数器的递增或递减。

而74LS47译码显示电路拥有四个输入端口，分别对应着四位二进制码的输出，通过译码器将输出值转换成7段数码管所显示的数字。

在搭建电路时，我们按照实验指导书中给出的电路图和连接方式进行了连接。

在连接时，我们要注意电路的接线是否正确，以免出现电路短路或开路等问题。

在实验过程中，我们进行了递增和递减计数的测试，观察数码管的显示结果。

我们发现，当计数器的计数值递增或递减时，数码管显示的数字也相应地改变。

这说明我们搭建的电路连接正确，电路能够正常工作。

在实验中，我们还进行了译码器的测试。

我们先将74LS161计数器的输出接到译码器的输入端口，然后将译码器的输出端口分别接到不同的7段数码管上，观察数码管的显示结果。

我们发现，译码器能够正确地将计数器输出值转换成7段数码管所显示的数字。

这说明我们搭建的译码器电路也正确无误。

总的来说，本次实验使我们掌握了计数器和译码显示电路的原理和工作方式，并能够正确地搭建和测试这些电路。

通过本次实验，我们不仅提高了自己的实验操作能力，也加深了对数字电路原理的理解。