实验四-编码器-和译码器电路仿真实验

译码器与编码器的设计与仿真

一、实验内容

1、参照芯片74LS138的电路结构，用逻辑图与VHDL语言设计3—8译码器。

2、参照芯片74LS148的电路结构，用逻辑图与VHDL语言设计8—3优先编码器。

3、应用MaxplusII软件对译码器与编码器进行编译、仿真和模拟。

4、能更加熟练的掌握应用MaxplusII软件，从而更形象更深层次的理解译码器与编码器。

二、实验平台及实验方法

用VHDL语言编写编码器与译码器的程序，运用MaxplusII软件进行仿真，再结合FPGA（即对实验箱的芯片进行编译）进行验证。也可以用原理图进行文本设计，波形设计。

三、实验过程

1．启动MaxplusII软件；

2．新建一个文本编辑文件，输入全加器的VHDL语言；

3．编译。点击filesave as,保存文件名为V74x148名称，扩展名为vhd，选择芯片类型为EPF10K20TI144-4，保存并进行编译，若编译结果出现0 error，0 warnings则说明编译通过。

4．仿真波形。点Max+plus IIWaveform editor,出现波形图的设置界面，然后点NodeEnter Nodes from SNFlist,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plus IISimulator，即可仿真出输出的波形。

5．配置芯片。点Max+plus IIFloorplan editor，将

Unassigned Nodes & 栏中，电路的输入输出节点标号直接用鼠标

“拖到” 想分配的引脚上,Max+plusIIprogrammerconfiguer,然后就可以操作试验箱，观察全加器的工作情况。

四、实验结果

实验步骤：

1、用VHDL语言编写编码器的程序

2、将上述程序保存为文件名为V74x148的文件，点击Maxplus里的compiler进行编译，点击start，如果出现0 error，0 warnings，则编译成功。

译码器及其应用实验报告

译码器是一种能够将数字信号转换为模拟信号或者将模拟信号转换为数字信号的设备，它在通信、控制系统以及各种电子设备中都有着广泛的应用。本实验旨在通过对译码器的实际操作，深入了解其工作原理和应用场景。

实验一，译码器的基本原理。

首先，我们需要了解译码器的基本原理。译码器是一种数字电路，它能够将输入的数字信号转换为相应的模拟信号输出。在实验中，我们使用了常见的二进制译码器，通过对不同的输入信号进行转换，观察输出信号的变化，从而验证译码器的工作原理。

实验二，译码器的应用场景。

译码器在数字通信系统中有着重要的应用，比如在调制解调器中，译码器可以将数字信号转换为模拟信号进行传输，而在接收端，又可以将模拟信号转换为数字信号进行解码。此外，在控制系统中，译码器也扮演着重要的角色，它能够将数字控制信号转换为模拟控制信号，实现对各种设备的精确控制。

实验三，译码器的性能评估。

在实验中，我们对译码器的性能进行了评估。通过测量译码器的输入输出特性、信噪比、失真度等指标，我们可以全面了解译码器的性能优劣，并对其在实际应用中的适用性进行评估。

实验四，译码器的改进与优化。

最后，我们对译码器进行了改进与优化。通过对译码器电路的调整和优化设计，我们可以提高译码器的性能指标，使其在实际应用中具有更好的稳定性和可靠性。

总结： 通过本次实验，我们深入了解了译码器的工作原理和应用场景，掌握了对译码器性能进行评估和优化的方法，这对我们进一步深入研究译码器的工作原理和应用具有重要意义。译码器作为一种重要的数字电路设备，在通信、控制系统等领域有着广泛的应用前景，我们有信心通过不断的研究和实践，进一步提升译码器的性能和应用水平，为数字化时代的发展做出更大的贡献。

实验成绩 实验日期

指导教师 批阅日期

实验名称 编码译码与显示

1、 实验目的

掌握编码器、译码器与显示器的工作原理、测试方法以及应用。

2、 实验原理

编码器、译码器是数字系统中常用的逻辑部件，而且是一种组合逻辑电路。

1.编码器

把状态或指令等转换为与其对应的二进制代码叫编码，例如可以用四位二进制所组成的编码表示十进制数0~9，把十进制数的0编成二进制数码0000，把十进制数的5编成二进制数码0101等。完成编码工作的电路.通称为编码器。

2.译码器

译码是编码的逆过程。译码器的作用是将输入代码的原意“翻译”出来。译码器的种类较多，如:最小项译码器(3线/8线、 4线/16线译码器等)b、七段字形译码器等。

七段字形译码器，其作用是将输入的四位BCD码D、C、B、A翻译成与其对应的七段字形输出信号，用于显示字形。

常用的七段字形译码器有

TTL的:T338(OC输出)，74LS48、74LS248(内部带有上拉电阻)

CMOS的:CD4511、MC14543、MC14547等 。

3.显示器

(1)发光二极管(LED)。把电能转换成可见光(光能)的一种特殊半导体器件，其构造与普通PN结二极管相同。

(2)LED显示器。用LED构成数字显示器件时，需将若干个LED按照数字显示的要求集成- -个图案，就构成LED显示器(俗称“数码管”)。

3、实验步骤

(1)按图连线，按表顺序给8线/3线优先编码器CD4532的信号输入端送入相应电平，将结果填入表中，与CD4532的功能表相对照，检查是否符合优先顺序以及编码结果是否正确。

注意:输入由逻辑开关给定。输出连接逻辑电平指示。

1

(2)根据CD4532和CD4511的管脚图和功能表，自行设计连线，将编码器CD4532的输出端接到译码器CD4511的数据输入端，将CD4511的输出接七段显示数码管。检查编码器与数字显示是否一致，若不一致，分析原因，检查故障并排除之，将结果填表。

光纤通信大作业

5

B

6

B

码

编

码

与

译

码

姓名：朱军楠

学号：40703030203

07级通信工程2班

1、 引言

在电力系统通信中，数字光纤通信由于其本身的优点得到越来越广泛的应用。数字光纤通信系统中，从电端机传输过来的电信号均要结合数字光纤通信传输的特点经过线路码型的转换。通过线路码型的转变平衡数字码流中的“0”和“1”码字，从而避免码流中出现长“0”或者长“1”的现象。在数字光纤通信系统中比较常用的线路码型就是mBnB码型，mBnB线路码型的最大优点就是最大相同码元连码和少、定时信息丰富、并且有简单成熟的误码监测与码组同步的方法。

2、5B6B码型编码部分的设计

mBnB码的构成方法就是：首先将要编码的二进制码流每m个码元分成一组，然后在每个码组的时隙内按一定编码规则选择一个相应的n位码组代替原m位码组。大多数的mBnB码都采用两种编码模式，以便更换其中数字和d较大的码组。5B6B码型有很多种组成方法，按照CCITT的建议，本文采用是码表5B6B-5，这个码表取数字和d=0的码组20个，而d＝±2码组各取13个。这样在5B6B码流中相同数字码元连码和小于5，数字连码和变差小于3。

2.1、5B6B码型编码的基本原理

5B6B码型的编码电路包括串/并变换电路、缓存电路、编码电路、并/串变换、变频器等部分，如下图所示：

图1 编码原理图

编码电路的工作原理是本地晶振产生一个标准的时钟，用变频器产生供译码电路和输出电路工作的时钟，他们之间的关系是。缓存器把输入的五位码元保存起来作为编码器的输入，在编码器电路中，按照议定的5B6B-5码表来产生相应的六位码元。这六位码元在6B时钟脉冲的驱动下通过并/串变换电路来输出。

2.2、5B6B编码器在FPGA中的实现

在quartus2里面用VHDL语言来设计5B6B码的编码器，采用了由顶向下的设计方法（参见图5中的b5b6_code元件图），在这个5B6B编码器中，data_in表示码流的输入，clk_5b、clk_6b分别是作为5b、6b码时钟脉冲的输入信号，reset信号是系统的复位信号，data_out是编码后码流的输出。用VHDL语言描述的时候，里面的模块又可分成几个进程（process）：第一个process处理输入码流的移位以及主要的复位功能，相当于编码原理中的串/并变换电路以及缓存电路；第二个process进程处理码流的编码功能，相当于原理中的编码电路，在这个process中由于存在模式的转换的问题，所以定义了一个模式标志位（model_state），无论在模式1还是在模式2下，当码组的数字和d＝0时，model_state不会改变，如果码组的数字和d＝±2的时候，那么就改变model_state的值，从而实现数字和±2的相互更替，这样就保证了码字“0”和码字“1”的平衡；第三个process处理码组的输出，相当于原理中的并/串变换电路。