数据选择器

实验一 数据选择器设计

一、实验目的

熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。

二、实验设备

GW48系列SOPC/EDA实验开发系统实验箱一台 计算机一台

三、实验内容

1．首先利用QuartusⅡ完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。

2．将此多路选择器看成是一个元件mux21a，利用元件例化语句描述，并将此文件放在同一目录中。并对上例分别进行编译、综合、仿真，并对其仿真波形作出分析说明。

3．引脚锁定以及硬件下载测试。建议选实验电路模式5，用键1(PIO0，引脚号为 1)控制 s0；用键 2(PIO1，引脚号为 2)控制 s1；a3、a2 和 a1 分别接 clock5(引脚号为 16)、clock0(引脚号为93)和clock2(引脚号为17)；输出信号outy仍接扬声器spker(引脚号为129)。通过短路帽选择clock0接256Hz信号，clock5 接1024Hz，clock2 接8Hz 信号。最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使扬声器输出不同音调）。

1

实验三 数据选择器

实验人员： 班号： 学号：

一、实验目的

(1) 熟悉并掌握数据选择器的功能。

(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。

(3) 用双4选1数据选择器74LS153 设计出一个全加法器。

二、实验设备

数字电路实验箱，74LS00，74LS153。

三、实验内容

(1) 测试双4选1数据选择器74LS153的逻辑功能。

74LS153含有两个4选1数据选择器，其中𝐴0和𝐴1为芯片的公共地址输入端，𝑉𝑐c和GND分别为芯片的公共电源端和接地端。Figure1为其管脚图：

Figure 1

1Q=𝐴1𝐴0̅̅̅̅̅̅̅1𝐷0+𝐴1̅̅̅𝐴0∙1𝐷1+𝐴1𝐴0̅̅̅∙1𝐷2+𝐴1𝐴0∙1𝐷3

2Q=𝐴1𝐴0̅̅̅̅̅̅̅2𝐷0+𝐴1̅̅̅𝐴0∙2𝐷1+𝐴1𝐴0̅̅̅∙2𝐷2+𝐴1𝐴0∙2𝐷3

按下图连接电路：

Figure 2 2

(2) 设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F。利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。

思路：

由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。而公共的𝐴0、𝐴1两个地址输入端和𝑆使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端𝐷𝑥中。本实验可以降一维，也可以降两位。由于两位比较复杂，本实验选择使用降一维的方式。

做法：

画出如应用题中实现所需功能的卡诺图：

00 01 11 10

00

01 0 0 0 0

新疆大学

实习（实训）报告

实习（实训）名称： 电工电子实习

学 院： 建筑工程学院

专 业、 班 级： 建环091班

指 导 教 师：

报 告 人：

学 号：

时 间：

实习主要内容：

（1）了解EDA技术的发展及应用

（2）掌握VHDL语言的基础知识，熟悉在数字电路系统设计中VHDL程序设计

（3）学习MAX+PLUSⅡ软件的应用方法

（4）应用EDA技术的设计方法完成4选1数据选择器的设计（采用原理图和文本法两种方法实现），并在MAX+PLUSⅡ上仿真

（5）对实习所得结果进行整理与分析，做出实习报告。

主要收获体会与存在的问题：

（1） 对EDA技术的发展及其应用有了一步初步的了解，并且学会了用最基本的VHDL语言进行简单的VHDL程序设计。

（2） 学会了MAX+PLUSⅡ软件的应用方法，并且据此用原理图和文本法两种方法完成了4选1数据选择器的设计及仿真，得出了预期结果。

（3） 在设计过程中遇到的主要问题一是软件的使用不够熟练。另外，在写报告时，有些细节把握不够。

指导教师意见：

建议成绩：

指导教师签字：

数据选择器及应用

一、实验目的

1、掌握中规模集成数据选择器的逻辑功能及使用方法

2、学习用数据选择器构成组合逻辑电路的法

二、原理说明

数据选择器又叫“多路开关”，在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端，其功能类似一个多掷开关，如图8-2-3-1所示。图中有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。数据选择器是目前逻辑设计中应用较为广泛的组合逻辑部件，常见电路有2选1、4选1、8选1、16选1等。1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图8-2-3－2，功能如表8-2-3－1。选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。

图8-2-3－1 4选1数据选择器示意图 图 8-2-

3－2 74LS151引脚排列表8-2-31 74LS151功能表

输 入 输 出

A2 A1 A0 Q

1 × × × 0 1

0 0 0 0 D0

0 0 0 1 D1

0 0 1 0 D2

0 0 1 1 D3

0 1 0 0 D4

0 1 0 1 D5

0 1 1 0 D6 0

1 1 1 D7

1.使能端＝1时，不论A2～A0状态如何，均无输出（Q＝0，＝

1）多路开关被禁止。

1.使能端＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。如：A2A1A0＝000，则选择D0数据到输出端，即Q＝D0。如：A2A1A0＝001，则选择D1数据到输出端,即Q＝D1，其余类推。

2、双四选一数据选择器 74LS153

所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图8-2-3－3，功能如表8-2-3－2。、为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。