ｊ
逻辑分析仪ＳｉｇｎａｌＴａｐ ＩＩ在系统级调试中的应用
王海华
（黄石理工学院电气与电子信息 ［程学院，黄石４３５００３） ＊
摘要：嵌入式逻辑分析仪ＳｉｇｎａｌＴａｐ ＩＩ是Ｑｕａｒｔｕｓ ＩＩ软件中第二代系统级调试工具，它可以用来捕捉目标芯片内部信号
节点处的信息，而又不影响原硬件系统的正常工作。通过一个多波形信号发生器的设计实例，详细阐述ＳｉｇｎａｌＴａｐ ＩＩ的 工作流程和参数设置方法。实验结果表明，该测试方法操作方便，实时性较高，能够加快系统的开发流程。
关键词：ＳｉｇｎａｌＴａｐ ＩＩ；测试；信号发生器 中图分类号：ＴＮ４９２ 文献标识码：Ａ
Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｅｍｂｅｄｄｅｄ Ｌｏｇｉｃ Ａｎａｌｙｚｅｒ ＳｉｇｎａｌＴａｐ ＩＩ ｉｎ Ｓｙｓｔｅｍ Ｌｅｖｅｌ Ｄｅｂｕｇｇｉｎｇ
Ｗａｎｇ Ｈａｉｈｕａ
（Ｓｃｈｏｏｌ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｈｕａｎｇｓｈｉ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ，Ｈｕａｎｇｓｈｉ ４３５００３，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｅｍｂｅｄｄｅｄ Ｌｏｇｉｃ Ａｎａｌｙｚｅｒ—ＳｉｇｎａｌＴａｐ ＩＩ ｉｓ ｔｈｅ ｓｅｃｏｎｄ ｇｅｎｅｒａｔｉｏｎ ｓｙｓｔｅｍ ｄｅｂｕｇｇｉｎｇ ｔｏｏｌ ｏｆ Ｑｕａｒｔｕｓ Ｉ１ ｗｈｉｃｈ ｃａｎ ｂｅ ｕｓｅｄ ｔＯ ｃａｐｔｕｒｅ ｔｈｅ ｉｎｆｏｒｍａｔｉｏｎ ｏｆ ｉｎｔｅｒｎａｌ ｓｉｇｎａｌ ｎｏｄｅ ｉｎ ｔｈｅ ｔａｒｇｅｔ ｃｈｉｐ，ａｎｄ ｄｏｅｓ ｎｏｔ ａｆｆｅｃｔ ｔｈｅ ｎｏｒｍａｌ ｗｏｒｋ ｏｆ ｈａｒｄｗａｒｅ ｓｙｓｔｅｍ．Ｔｈｅ ｗｏｒｋｉｎｇ ｐｒｏｃｅｓｓ ａｎｄ ｔｈｅ ｍｅｔｈｏｄ ｏｆ ｐａｒａｍｅｔｅｒ ｓｅｔｔｉｎｇ ｏｆ ＳｉｇｎａｌＴａｐ ＩＩ ａｒｅ ｄｅｔａｉｌｅｄ ｔｈｒｏｕｇｈ ａ ｍｕｌｔｉ ｗａｖｅｆｏｒｍ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ．Ｔｈｅ ｒｅｓｕｌｔ ｏｆ ｔｈｅ ｅｘｐｅｒｉｍｅｎｔ ｓｈｏｗｓ ｔｈａｔ ｔｈｅ ｔｅｓｔ ｍｅｔｈｏｄ ｆｅａｔｕｒｅｓ ｃｏｎｖｅｎｉｅｎｔ ｏｐｅｒａｔｉｏｎ ａｎｄ ｈｉｇｈ ｒｅａｌ—ｔｉｍｅ ｐｅｒｆｏｒｍａｎｃｅ，ａｃｃｅｌｅｒａｔｉｎｇ ｔｈｅ ｄｅｖｅｌｏｐｍｅｎｔ ｆｌｏｗ ｏｆ ｔｈｅ ｓｙｓｔｅｍ．
逻辑分析仪和示波器的区别
逻辑分析仪（LA）和示波器（Oscilloscope）是电子工程师经常使用的两种测试仪器。它们通过不同的方法读取电路中的信号并将其分析为可读取的电信号。虽然两者都可以用于测量和分析电路信号，但它们之间存在很大的区别。在本文中，我们将探讨逻辑分析仪和示波器之间的区别。
逻辑分析仪
逻辑分析仪主要用于测试数字电路和超高速信号。数字电路用的是数字信号——一系列仅为 0 或 1 的电信号。逻辑分析仪可以将这些电信号解码，识别信号的各种属性。与示波器相比，逻辑分析仪提供更多信号分析数据，并且这些数据以二进制形式呈现。
逻辑分析仪通过将许多针脚连接到待分析的电路上来读取信号。因此，逻辑分析仪可以读取远大于示波器能读取的信息。逻辑分析仪还可以将多个信号组合在一起，以便工程师能够观察和分析它们之间的交互作用。
逻辑分析仪适用于以下领域：
• 系统级别的信号分析；
• 小范围的数字电路验证；
• 信号传输；
• 晶振测试；
• 嵌入式系统的开发。
逻辑分析仪的优点：
• 通过将多个信号组合在一起，逻辑分析仪可以使用户在系统级别上检测故障；
• 逻辑分析仪的分辨率更高，精度也更高；
• 可以分析并识别数字信号的各个方面。
示波器
示波器被用于测试模拟电路和一部分数字信号。示波器可以显示信号的形态和关联波形，因此电子工程师可以直观地看到信号的各个方面。
示波器通过将一个探头连接到测试电路上来读取信号，对于模拟电路的信号，它们可以读取信号的实际幅度和频率。可以通过示波器检测出电压、电流、功率、频率等参数。示波器的输出以模拟信号的形式呈现。
示波器适用于以下领域： • 模拟电路的测试；
• 使用低速数字电路的低速信号；
• 模拟电路中噪声和杂波的检测；
• 查看信号传输中的问题。
示波器的优点：
• 示波器可以为工程师提供电路实际的幅度和频率情况，从而使工程师对电路方面有更深入的了解；
• 示波器也可以确认有没有电压上升或下降的情况；
1 / 4 逻辑分析仪─从入门到精通讲座(17) 逻辑分析仪可视触发和流程触发的高级应用 1. 引言 使用过FPGA的嵌入式逻辑分析仪的用户都知道，用户可以使用FPGA的流程触发随意设置触发条件，且可以多级级联，最终触发采集。这样用户可以避免嵌入式逻辑分析仪所占用的资源过多并且加快了错误的定位，这样用户在调试程序的时候上就有了一把利剑。同样广州致远电子有限公司的LAB6052逻辑分析仪的高级触发功能也基本可以达到以上目的，其内部集成了32位定时器、32位计数器和高速比较模块，高效的使用以上模块资源，协同先进的触发功能可以合理利用逻辑分析仪所有的内部资源，使得触发调试可以更加随心所欲。LAB6052还具有业界独有的可视触发功能，可通过波形视图快速地建立触发条件，使得电路调试事倍功半。 2. 可视触发运用实例 所谓可视触发，即触发条件的设置是可以形象的观察的，当用户发现程序中的随机错误的时候，其可以把发生错误时的相关的控制信号作为一个触发的条件，在波形中框起来，作为下一次触发的条件，同加调速效率的同时也加快了开发进程。 下面以一个实例来说明其用法，如图 1所示，当发现异常情况时，点击鼠标左键，从左上往右下框住特殊波形，在右上方即会显示触发的条件，如图 1所示显示的触发条件是en下降沿并且data等于0x1。点击右下方弹出的窗口中的设置成触发选项，触发条件就设置完成，点击运行，等待相应的特别数据到来就可以产生触发事件并进行数据采集，这样用户就可以加快触发条件设置，简化了用户调试的步骤。 图 1 可视触发的设置 通过以上的步骤，其准确定位了触发的位置，如图 2所示的红色的触发点位置，精准的定位在设置的触发条件下。其独特的可视触发功能使得用户设置触发条件愈发简单和智能化。 2 / 4 图 2可视触发结果图 3. 流程触发运用实例 在嵌入式系统调试中经常需要通过判断信号的持续时间来判定系统的运行，在高级触发中这非常容易实现，并且高级触发可以多级级联，即这个信号持续时间足够后，可能后面还需要有一些触发条件，LAB6052也是可以完全满足，其支持多达256个步骤的流程触发，可以胜任绝大部分用户调试的触发需求，灵活的使用这个功能可以解决调试中的许多问题。 当需要定位与时间长度相关的触发条件的时候，用户即可以使用定时器模块，定时器为32位，可以适应绝大多数时间长度的信号触发功能。如图 3所示设置的功能为en高电平持续200ns以上后总线上出现data等于5的触发条件。 图 3 高级触发设置 如图 4所示数据在所设置的触发条件那一点准确触发，信号的时间控制触发在嵌入式开发中经常遇见，在LAB6052中的高级触发功能中可以把其作为一个触发流程，其后面还可以自定义增加一些流程，对于一些复杂的调试来说提供了一种灵活的调试方法。 3 / 4 图 4 高级触发结果 以上介绍了高级触发功能中信号宽度触发的应用，以下再介绍一个实例说明高级触发的应用。嵌入式系统经常出现程序跑飞的情况，以下以80C51单片机为例子，当程序跑到非用户程序区时，单片机使用PSEN对外部程序进行取指，使用逻辑分析仪可以设置触发条件，当使用PSEN对外部程序进行取指时进行记录，把出错情况前后的状态记录下来进行分析，查找出错原因。如80C51的取指范围为0x0000~0x3fff，当对0x3fff以上地址进行取指时则为程序跑飞。 针对外部存储器进行取指需要两个条件，第一Port2和Port0输出16位地址；第二PSEN产生一个低电平进行读取控制。为了方便观察，在此对Port2和Port0进行组合成16位总线，命名为ADDR，如图 5所示设置好信号端口设置。 图 5 信号设置 以下介绍使用LAB6052的高级触发的相关设置。需要的触发条件是总线ADDR >0x3fff和PSEN下降沿的同时发生，当然ADDR >0x3fff是第一条件，然后在此条件下出现PSEN下降沿，如图 6所示设置即可。 图 6 高级触发设置 当单片机程序跑飞对0x3fff以上地址取指时，逻辑分析仪就开始记录出错状态了。如图 7为实际的测量结果，当程序异常对0x8251取指时逻辑分析仪开始记录。同时因为逻辑分析仪LA6052具有预触发位置任意可调整的功能，因此可以根据分析需求完整的测量出错前和出错后的状态，以方便用户进行完整的系统分析。可以利用以上信息有针对性地进行程序或硬件方面的查错。如果把单片机的中断等引脚都进行测量，这可以通过测量结果方便判断出外部输入对单片机运行状态的影响。 4 / 4 图 7高级触发结果 4. 总结 综上所述，相信您对逻辑分析仪高级触发和可视触发的应用已经了然于胸。不过，这也只是LAB6052逻辑分析仪强大功能的冰山一角。逻辑分析仪作为数据域测试仪器中最有用、最有代表性的仪器之一，性能与功能日益完善。随着数字集成电路迅猛发展，熟悉逻辑分析仪的使用技巧，就像熟悉示波器和信号发生器等通用仪器一样，是电子工程师不可或缺的技能。
第七章QUARTUSII⼊门指南
第七章 QUARTUS II ⼊门指南7.1 QUARTUS II软件简介7.2 QUARTUS II基本设计流程
7.3 原理图输⼊设计⽅法
7.4 嵌⼊式逻辑分析仪SignalTap II的使⽤
7.5 宏功能模块的应⽤
7.1 QUARTUS II软件简介
Quartus II是Altera公司推出的CPLD/FPGA开发⼯具，Quartus II提供了完全集成且与电路结构⽆关的开发包环境，具有数字逻辑设计的全部特性，包括：可利⽤原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体⽂件；芯⽚（电路）平⾯布局连线编辑；LogicLock增量设计⽅法，⽤户可建⽴并优化系统，然后添加对原始系统的性能影响较⼩或⽆影响的后续模块。7.1.1 QUARTUS II基本特点
功能强⼤的逻辑综合⼯具；
完备的电路功能仿真与时序逻辑仿真⼯具；
定时/时序分析与关键路径延时分析；
可使⽤SignalTap II逻辑分析⼯具进⾏嵌⼊式的逻辑分析；
⽀持软件源⽂件的添加和创建，并将它们链接起来⽣成编程⽂件；
使⽤组合编译⽅式可⼀次完成整体设计流程；
⾃动定位编译错误；
⾼效的期间编程与验证⼯具；
可读⼊标准的EDIF⽹表⽂件、VHDL⽹表⽂件和Verilog⽹表⽂件；
能⽣成第三⽅EDA软件使⽤的VHDL⽹表⽂件和Verilog⽹表⽂件。7.1.2 QUARTUS II系统安装
1、QUARTUS II安装
Quartus II 系统要求较⾼的系统配置，配置过低将使得编译过程⼗分缓慢。对于安装Quartus II 7.2版本的系统必须满⾜以下最低要求：z硬件：运⾏速度为866MHz或更快Pentium III 以上计算机，系统内存容量⼤于256M。
z操作系统：Microsoft Windows 2000或Microsoft Windows XP。
安装QuartusII 之前建议浏览⼀下安装⽂件夹下的帮助⽂件及注意事项。实际安装过程⽐较简单：z运⾏Install.exe；z选择Install Quartus II Software，以后全部“Next”；
