下载文档原格式
© 2004–2006 Xilinx, Inc. All rights reserved. All Xilinx trademarks, registered trademarks, patents, and further disclaimers are as listed at /legal.htm . All other trademarks and registered trademarks are the property of their respective owners. All specifications are subject to change without notice.NOTICE OF DISCLAIMER: Xilinx is providing this design, code, or information "as is." By providing the design, code, or information as one possible implementation of this feature, application, or standard, Xilinx makes no representation that this implementation is free from any claims of infringement. You are responsible for obtaining any rights you may require for your implementation. Xilinx expressly disclaims any warranty whatsoever with respect to the adequacy of the implementation, including but not limited to any warranties or representations that this implementation is free from claims of infringement and any implied warranties of merchantability or fitness for a particular purpose.提要本应用指南介绍了在 Virtex TM -4 器件中实现存储器接口的直接时钟控制数据采集技术。
Xilinx FPGA的嵌入式系统开发过程由创新网小编于星期四, 01/10/2013 - 11:03 发表随着FPGA 技术的迅速发展，可编程片上系统(SOPC)作为一种特殊的嵌入式微处理器系统，融合了SoC和FPGA 各自的优点，并具备软硬件在系统可编程、可裁减、可扩充、可升级的功能，已逐渐成为一个新兴的技术方向。
SOPC的核心是在FPGA上实现的嵌入式微处理器核，目前主要有Xilinx公司集成的32位软核MicroBlaze[1] ，32位PowerPC系列处理器硬核PowerPC405、PowerPC440，ARM公司的CortexA9，以及Altera公司的Nios系列微处理器软核等。
本文主要介绍Xilinx公司的MicroBlaze 软核结构，对其体系结构、设计流程和相关开发工具一一进行介绍，并在实际的无线电监测系统[2]中采用此方案，构建了一个小型化、智能化、网络化的软件无线电处理平台。
1 MicroBlaze处理器结构MicroBlaze软核处理器是可配置的精简指令集（RISC）32位CPU，该RISC核针对Xilinx公司的FPGA芯片进行了优化。
设计人员可以根据设计定制处理器的可选配置，根据版本的不同，配置不同的选项。
该软核处理器具有以下几个方面的特征：◆32个32位通用寄存器；◆32位3个操作数的指令字，指令字有2种寻址模式；◆分离的32位地址总线和数据总线；◆具有高速的指令和数据缓存，3级和5级流水线操作；◆灵活的总线结构，支持LMB、OPB、PLB、XCL、FSL片上总线接口等，新推出的系列还支持AXI总线接口；◆支持MMU存储管理、FPU浮点单元、高速缓存、异常处理和调试逻辑等可根据性能需求和逻辑区域成本任意裁减的高级特性。
MicroBlaze的这些特性极大地扩展了其应用范围，MicroBlaze处理器的内核仍在不断更新之中，目前使用的版本MicroBlaze v7.1，其内部架构如图１所示。
![[电子工程] 几组实用FPGA原理设计图](https://img.taocdn.com/s1/m/e1cb32229b89680202d82512.png)
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA的开发相对于传统PC、单片机的开发有很大不同。
FPGA以并行运算为主，以硬件描述语言来实现；相比于PC或单片机（无论是冯诺依曼结构还是哈佛结构）的顺序操作有很大区别，也造成了FPGA开发入门较难。
时至今日，FPGA市场的主要业者仅剩数家，包括Altera、Xilinx（赛灵思，过去称为：智霖科技）、Actel、Atmel、Lattice、QuickLogic等，不过2007年11月QuickLogic也确定淡出FPGA市场，并转进发展CSSP （CustomerSpecificStandardProduct）。
下面给大家带来了几组原理图设计：复位和晶振电路原理图设计一个芯片，尤其是可编程芯片，通常在上电的瞬间需要一个短暂的时间进行内部参数的初始化，这个时候芯片无法立即进入工作状态。
通常称上电初始化这些工作为复位，完成这个功能的电路称之为复位电路。
本FPGA 芯片使用的是低电平复位，支持上电复位和手动复位，RESET 按下之后产生低电平。
晶振电路原理图设计晶振是为电路提供频率基准的元器件，通常分成有源晶振和无源晶振两个大类，无源晶振需要芯片内部有振荡器，并且晶振的信号电压根据起振电路而定，允许不同的电压，但无源晶振通常信号质量和精度较差，需要精确匹配外围电路（电感、电容、电阻等），如需更换晶振时要同时更换外围的电路。
有源晶振不需要芯片的内部振荡器，可以提供高精度的频率基准，信号质量也较无源晶振要好。
本FPGA 芯片采用50MHZ 的有源贴片晶振作为芯片工作的时钟输入。
按键开关电路原理图设计最小系统板上使用的四腿按键实际上是分两组，每组中的两个是相通的，而两组直接是通过上面的按钮来控制通断状态的。
赛灵思发布更高性能嵌入式FPGA
佚名
【期刊名称】《电子产品世界》
【年(卷),期】2005(000)04B
【摘要】赛灵思公司(Xilinx)近日宣布其突破性的Virtex-4FX系列在基于FPGA 的嵌入式系统由快速获得应用．同时推出新ML403开发平台。
该公司介绍说，利用集成于双PowerPC处理器的创新辅助处理器单元(APU）控制器，Virtex-4FX 平台可使设计人员实现高出传统纯软件方法20倍的总体系统性能，这种专用硬件加速设计方法使设计人员可以在范围广泛的产品应用中实现更快速灵活的可编程嵌入式平台设计。
【总页数】1页(P20)
【正文语种】中文
【中图分类】TN791
【相关文献】
1.没有最高只有更高——赛灵思28nmFPGA系列最高端产品Virtex-7出炉 [J], 胥京宇
2.赛灵思发布更高性能嵌入式FPGA [J], 程文芳;
3.赛灵思发布Spartan-6 FPGA和Virtex-6 FPGA DSP开发套件 [J],
4.赛灵思与VSofts演示基于赛灵思FPGA的低延肘实时H．264／AVC-I IP核压缩解决方案 [J],
5.2.5D堆叠硅片互联技术推动FPGA加速取代ASIC和ASSP 赛灵思发布拥有68亿颗晶体管的世界最大容量FPGA [J], 徐俊毅
因版权原因，仅展示原文概要，查看原文内容请购买。
目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理和DSP）的硬核（ASIC型）模块。
如图1-1所示（注：图1-1只是一个示意图，实际上每一个系列的FPGA都有其相应的内部结构），FPGA芯片主要由6部分完成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
每个模块的功能如下：1．可编程输入输出单元（IOB）可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求，其示意结构如图1-2所示。
FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。
通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。
目前，I/O口的频率也越来越高，一些高端的FPGA通过DDR寄存器技术可以支持高达2Gbps的数据速率。
外部输入信号可以通过IOB模块的存储单元输入到FPGA的内部，也可以直接输入FPGA 内部。
当外部输入信号经过IOB模块的存储单元输入到FPGA内部时，其保持时间（Hold Time）的要求可以降低，通常默认为0。
为了便于管理和适应多种电器标准，FPGA的IOB被划分为若干个组（bank），每个bank的接口标准由其接口电压VCCO决定，一个bank只能有一种VCCO，但不同bank的VCCO可以不同。
只有相同电气标准的端口才能连接在一起，VCCO电压相同是接口标准的基本条件。
2．可配置逻辑块（CLB）CLB是FPGA内的基本逻辑单元。
CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些选型电路（多路复用器等）和触发器组成。
开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。
“基于Xilinx ML403开发板的嵌入式音频信号处理系统”毕设说明版本0.1日期2007.3.10编写刘旻1. 内容与目标随着电子技术的迅猛发展，SoC及分支SoPC等片上系统概念以其集成度高、体积小功耗低、灵活高效等优势，在通信、娱乐、医疗、安全、国防电子等领域已得到广泛应用。
本次毕业设计基于Xilinx公司的ML403开发板，应用板上的Virtex4系列FPGA及片内的IBM PowerPC405处理器，实现音频信号的采集、处理、输出，帮助学生建立电子系统级(ESL)设计观念，熟悉嵌入式可编程系统开发流程与相关开发工具、程序语言，具体任务如下：通过仿真，验证依据信噪比滤除噪声的算法，并在ML403开发板上实现实时信号输入、降噪处理、音频再生。
2. 所需知识数学：概率论与统计（方差、协方差）、分贝的知识；信号处理：信噪比概念及计算、低于某信噪比门限阻塞噪声的去噪算法（或寻找更强大的算法）；编程语言：●Matlab入门应用，及文件读写函数等需要掌握；●熟练C语言编程和简单C++读程；●VHDL入门级学习，重点在了解开发流程，帮助理解硬件是怎么“写”出来的，有助于理解SoC、ESL设计概念，如果需要，也可能自己手编硬件协处理模块、控制模块，至少应能读懂例程；其他：能快速阅读大量英文技术手册3. 时间安排2007.02 ~ 03 VHDL学习2007.03 ~ 04 整体理解，算法仿真验证通过；2007.04 ~ 05 结合若干参考设计，完成软件设计、编程、软件测试；2007.05 ~ 06 软硬件联合调试；2007.06 撰写毕业论文，答辩；4. 软件需求Matlab仿真验证、ISE 7.1开发FPGA必备、EDK 7.1用于嵌入式系统硬件定制（内含C开发环境Eclipse作为嵌入式Software Development Kit）、WORD写报告和论文、PowerPoint作幻灯片、SmartDraw绘图、UltraEdit用于阅读代码、Acrobat用于看pdf手册。
Topics:1. Xilinx软件介绍2. 软件版本和软件更新3. 软件教程哪里找4. 硬件资料5. 参考设计6. 问题解决7.总结1.Xilinx软件介绍用Xilinx的软件做FPGA开发，主要涉及到得软件是Xilinx自家的ISE, EDK, ChipScope Pro, System Generator, PlanAhead 和第三方的ModelSim和Synplify。
ISE是主要的逻辑设计软件，其他软件的具体实现功能都依附于ISE。
ISE有Foundation版和WebPack版。
WebPack版免费，Foundation版收费。
两者的区别是支持的器件不同。
功能是相同的。
WebPack版支持的功能可以看这里：/ise/products/webpack_config.htm。
Foundation当然支持所有功能，功能列表可以在这里找到：/ise/logic_design_prod/foundation.htm。
说这些的目的是，如果开发所使用的器件是WebPack版支持的，那么就从网上下载免费版就好了，不用费劲心机地找Fondation版却用不到他支持的功能。
ChipScope Pro 是片内的逻辑分析仪。
可以让用户方便地抓取片内信号进行debug。
ChipScope支持的Trig方式非常多样，用熟悉了以后几乎是想要观察什么内部信号都可以观察到，即使他有BRAM深度的限制。
/chipscopePlanAhead工具自从ISE7时代被开发出来并发展了这么多年之后，已经成为了提高设计效率和提高产品性能的有力工具。
它可以帮我们在布局布线之前做好管脚定位和DRC检查、规划区域约束、查看综合网表，并且可以跑多次实现，找出最佳的布局并分析时序。
/planaheadEDK - Embedded Development Kit，顾名思义就是用来做嵌入式系统的。
它提供对PowerPC 硬核和MicroBlaze软核的支持，免费提供一些常用的硬件IP Core，比如各种Memory Controller、各种外设如IIC, SPI, GPIO，并集成了GNU工具链，使之成为软硬件设计一体化的设计工具。
