5、触发器

锁存器和触发器

1．分析图1所示电路的功能，列出功能表。

S

R 1

1 &

& Q

Q

图1

2．若图2 a所示电路的初始状态为Q = 1，E、S、R端的输入信号如图2 b所示，试画出相应Q和Q端的波形。

R

E

S & & ≥1

≥1

G3 G1 G2 G4

Q4

Q3 Q

Q

E

R S

(a) (b)

图2

3．试用1片八D锁存器74HC373设计一个能锁存两位BCD码信号的锁存电路。假定三态输出使能端OE=0，锁存器原输出Q7Q6Q5Q4Q3Q2Q1Q0=10010100（94D），而输入为D7D6D5D4D3D2D1D0=10010101（95D），画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q0的波形。

4．触发器的逻辑电路如图4所示，确定其应属于何种电路结构的触发器。

&

& &

&

&

& &

& S

R G8

G7

G9 G5 G6

Q

Q

G3 G1 G2

G4

1 CP

图4

5．上升沿触发和下降沿触发的D触发器逻辑符号及时钟信号CP（CP）和D的波形如图5所示。分别画出它们的Q端波形。设触发器的初始状态为0。

1D

C1 Q

Q

D 1D

C1 Q

Q D

CP CP

D CP（CP）

图5

6．设下降沿触发的JK触发器初始状态为0，CP、J、K信号如图6所示，试画出触发器Q端的输出波形。

J

K CP

图6

7．逻辑电路如图7所示，试画出在CP作用下，0、1、2和3的波形。 ＞ ＞ 1S

C1

1R 1

CP Q0 1S

C1

1R Q0 Q1

Q1

EN A0 A1

1/2 74HCT139

0 1 2 3 1

Y0 Y1 Y2 Y3

CP

图7

8．电路如图8所示，设各触发器的初态为0，画出在CP脉冲作用下Q端波形。

＞

第五章 触发器

5.1 画出如题图5.1所示的基本RS触发器输出端、QQ的电压波形图。S和R的电压波形如图5.1(b)

所示。

题图5.1 解：波形如图：

5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。试画出、Q

Q的波形图。设触发器的初态Q = 0。

题图5.2 解：波形如图：

1

5.3 题图5.3所示为一个防抖动输出开关电路。当拨动开关K时，由于开关接通瞬间发生振颤，R 和S的波形如图中所示，请画出和QQ端的对应波形。

题图5.3 解：波形如图：

5.4 有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。初态QQ = 0。

题图5.4 解：波形如图：

25.5 设具有异步端的主从JK触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的

波形。

题图5.5

解：波形如图：

5.6 设题图5.6的初始状态为2Q1Q0Q = 000，在脉冲CLK作用下，画出、、的波形（所用

器件都是CD4013）。S0Q1Q2Q

D、RD分别是CD4013高电平有效的异步置1端，置0端。

题图5.6

解：波形如图：

3

5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。 1Q2Q

题图5.7

解：波形如图：

5.8 已知CMOS边沿触发结构JK触发器CD4207各输入端的波形如题图5.8所示，试画出、QQ端

的对应波形，设初态Q = 0。SD为高电平置1端，RD为高电平置0端，电路为CLK上升沿触发。

题图5.8

解：波形如图：

4

5.9 如题图5.9所示，利用CMOS边沿触发器和同或门组成的脉冲分频器。试分析它在一系列CLK

脉冲作用下的、和Y的波形（初始状态1Q2Q120QQ==）。

题图5.9

解：波形如图：

5.10 设题图5.10中各个触发器的初始状态皆为Q= 0，试画出每个触发器Q端波形。

5

题图5.10 解：波形如图：

实验五 J-K触发器

一、 实验目的

1.掌握J-K触发器的逻辑功能；

2.掌握集成J-K触发器逻辑功能的测试方法；

3.掌握不同逻辑功能触发器之间的相互转换方法。

二、实验预习要求

1.复习J-K触发器的逻辑功能；

2.掌握D触发器和J-K触发器的真值表及其转换的基本方法。

三、实验原理

1．J-K触发器

本实验中采用的74LS112为下降沿触发的边沿触发器。其状态方程为

其中J和K 为数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“逻辑与”的关系。触发器的功能表如表实验5.1所示。

表实验5.1触发器的功能表

输入 输出

DR DS CP J K 1nQ 1nQ

0 1 d d d 0 1

1 0 d d d 1 0

0 0 d d d φ φ

1 1 ↓ 0 0 nQ nQ

1 1 ↓ 1 0 1 0

1 1 ↓ 0 1 0 1

1 1 ↓ 1 1 nQ nQ

1 1 ↑ d d nQ nQ

d:表示任意态,↓:表示下降沿,φ:表示不定态,nQ:表示现态, 1nQ:表示次态 2．触发器功能转换

在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将J-K触发器转换成D触发器、T触发器、Tˊ触发器。其转换电路如图实验5.1所示。

(a) J-K转换成D (b) J-K转换成T (c) J-K转换成Tˊ

1第五章 触发器 5.1 画出如题图5.1所示的基本RS触发器输出端Q、Q的电压波形图。S和R的电压波形如图5.1(b)所示。

题图5.1 解：波形如图：

5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。试画出Q、Q的波形图。设触发器的初态Q = 0。

题图5.2 解：波形如图：

2 5.3 题图5.3所示为一个防抖动输出开关电路。当拨动开关K时，由于开关接通瞬间发生振颤，R 和S的波形如图中所示，请画出Q和Q端的对应波形。

题图5.3 解：波形如图：

5.4 有一时钟RS触发器如题图5.4所示，试画出它的输出端Q的波形。初态Q = 0。

题图5.4 解：波形如图：

35.5 设具有异步端的主从JK触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的波形。

题图5.5 解：波形如图：

5.6 设题图5.6的初始状态为2Q1Q0Q = 000，在脉冲CLK作用下，画出0Q、1Q、2Q的波形（所用器件都是CD4013）。SD、RD分别是CD4013高电平有效的异步置1端，置0端。

题图5.6 解：波形如图：

4 5.7 设题图5.7电路两触发器初态均为0，试画出1Q、2Q波形图。

题图5.7 解：波形如图：

5.8 已知CMOS边沿触发结构JK触发器CD4207各输入端的波形如题图5.8所示，试画出Q、Q端的对应波形，设初态Q = 0。SD为高电平置1端，RD为高电平置0端，电路为CLK上升沿触发。

题图5.8 5解：波形如图：

5.9 如题图5.9所示，利用CMOS边沿触发器和同或门组成的脉冲分频器。试分析它在一系列CLK脉冲作用下的1Q、2Q和Y的波形（初始状态120QQ==）。

题图5.9 解：波形如图：

5.10 设题图5.10中各个触发器的初始状态皆为Q= 0，试画出每个触发器Q端波形。