20.3.11计数器 - 二进制计数器

.

. 学院 专业

学生 学号

设计题目 (1)3位二进制减法计数器（无效态：001,110）；

(2)在计数器的基础上构建序列发生器，序列（101100）。

(3)用集成芯片设计一个24进制计数器并显示

容及要求：

1． 数字电子部分

(1).通过理论分析计算得出构建电路所需的未知量；

(2).在实验箱上根据计算结果连接并调试电路；

（3）采用multism仿真软件建立电路模型，给出仿真结果并分析。

2． 模拟电子部分

⑴．采用multisim 仿真软件建立电路模型；

⑵．对电路进行理论分析、计算；

⑶．在multisim环境下分析仿真结果，给出仿真波形图。

进度安排：

第一周：数字电子设计

第1天：

1. 布置课程设计题目及任务。

2. 查找文献、资料，确立设计方案。

第2~3天：

1. 安装multisim软件，熟悉multisim软件仿真环境。

2. 在multisim环境下建立电路模型，学会建立元件库。 .

. 第4天：

1. 对设计电路进行理论分析、计算。

2. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。

第5天：

1. 课程设计结果验收。

2. 针对课程设计题目进行答辩。

3. 完成课程设计报告。

第二周：模拟电子设计

第1天：

3. 布置课程设计题目及任务。

4. 查找文献、资料，确立设计方案。

第2~3天：

1. 安装multisim软件，熟悉multisim软件仿真环境。

2. 在multisim环境下建立电路模型，学会建立元件库。

第4天：

1. 对设计电路进行理论分析、计算。

2. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。

第5天：

1. 课程设计结果验收。

2. 针对课程设计题目进行答辩。

3. 完成课程设计报告。 .

. 指导教师（签字）：

年 月 日 分院院长（签字）：

§4.5计数器

计数器是时序电路也是数字系统中使用最多的电路形式，分类的方法也较多。按计数脉冲触发方式可分为同步和异步两大类；按计数制分类分为二进制、非二进制（包括十进制及其他任意进制）两类；按计数过程中的数值的增减分类可分为加法、减法、可逆计数器。这些分类又交叉重叠，因而计数器的种类名称较多。计数器不仅用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等等。

下面我们讲计数器是按计数器中的数字的编码方式分类，如二进制计数器、二—十进制计数器等。

一、 二进制计数器

1. 异步递增二进制计数器

递增计数器就是每输入一个脉冲就进行一次加1运算，而二进制计数是输入脉冲个数与自然二进制数有对应关系。异步计数器是在做加1计数时是采取从低位到高位逐位进位的方式工作的。因此其中的各个触发器不是同步翻转的。按照二进制加法计数规则，每一位如果已经是1，则再计入1时应变为0，同时向高位发出进位信号，使高位翻转。若使用下降沿动作的触发器（此时该触发器应接成计数状态，例如JK触发器使J=K=1）组成计数器，只要将低位触发器的Q端接到高位触发器的时钟输入端即可。当低位由 时，Q端的下降沿正好可以作为高位的时钟信号CP。那么一个四位异步递增二进制计数器就如下图：

JK触发器异步4位二进制加法计数器

分析：

（1）J、K接1，即四个触发器均处在计数状态

（2）清零端给一个负脉冲，进行总清，防止过去状态干扰输出

（3）画波形图

JK触发器异步4位二进制加法计数器时序图

从以上分析可以看出，各触发器的变化是依次逐个进行的，而每个触发器的变化都需要一定的延迟时间，尤其计数器位数教多时，累计延迟时间就教长，所以异步计数器比同步计数器的速度低。要可以用一个Z表示进位输出，也就是记满1111后次态为0000此时不同于总清的0000。

从波形上可以看出，每经一级触发器输出的脉冲的周期就增加一倍，即频率降低一倍，因此一位二进制计数器就是一个二分频器。

二进制计数器工作原理

二进制计数器是一种电子数字电路，用于计数二进制数字。它通常由多个触发器组成，每个触发器都有两个稳定状态：置位和复位。当计数器接收到时钟信号时，它会根据当前状态向下计数或向上计数。在向下计数模式下，计数器会从最大值开始减少，直到达到最小值为止。在向上计数模式下，计数器会从最小值开始增加，直到达到最大值为止。

二进制计数器的工作原理可以分为以下几个步骤：

1. 初始化：在使用计数器之前，需要将其初始化为一个特定的值。这可以通过将所有触发器的状态设置为相应的二进制值来完成。

2. 计数：当计数器接收到时钟信号时，它会根据当前状态进行计数。如果处于向上模式，则将当前状态加1；如果处于向下模式，则将当前状态减1。

3. 溢出检测：当计数器达到其最大或最小值时，它会发出一个溢出信号。这可以通过检测所有触发器是否都处于其稳定状态来实现。

4. 重置：如果需要重新开始计数，则可以使用重置信号将所有触发器的状态设置为初始值。

总之，二进制计数器是一种非常重要的电子数字电路，它可以用于各种应用，如时序控制、频率分频和计时器等。理解其工作原理对于设计和使用计数器至关重要。

161计数器原理

161计数器是一种常见的二进制计数器，它可以对输入的时钟脉冲进行计数，并输出相应的计数结果。这种计数器可以实现多种计数模式，如二进制计数、BCD码计数等。

161计数器由4个JK触发器和1个门电路构成，其中每个JK触发器都有一个时钟输入端，两个数据输入端(J和K)，一个输出端(Q)和一个反馈端(Q')。计数器的时钟输入端连接外部时钟源，用于控制计数的速度。数据输入端用于确定下一个计数状态，其中J和K的取值由计数模式决定。

在二进制计数模式下，J和K的取值为J=K=1，即JK触发器的输入端均为1。这样，每个触发器在时钟脉冲的作用下，会按照二进制序列0、1、2、3...进行计数，并输出相应的二进制结果。

在BCD码计数模式下，J和K的取值由一个预设的BCD码表决定。比如，当计数器处于BCD码的8状态(二进制为1000)时，J=1，K=0，其余时钟输入为0，这样在时钟脉冲作用下，计数器会依次输出BCD码9、A(10)、B(11)、C(12)等。

161计数器的输出可以接入其他逻辑门电路，以实现更复杂的计数功能。此外，还可以通过设置计数器的初始状态，对计数范围进行控制。

总结起来，161计数器通过JK触发器和门电路构成，能够根据时钟脉冲进行计数，并输出相应的计数结果。计数模式由JK触发器的J和K输入决定，可以实现二进制计数、BCD码计数等功能。