简易数字频率计的设计分析

毕业论文论文题目简易数字频率计的设计系部电信工程学院专业通信技术班级09通信技术2班姓名于银玲指导教师刘丽华2020年4 月1. 引言 (1)2. 数字频率计方案设计 (1)2.1 测量频率的方案分析 (1)2.2 本次设计采纳的方案 (2)3. 设计原理分析（硬件部份） (2)3.1 信号放大整形电路 (3)3.2 分频电路 (3)3.3 四选一电路 (3)3.4 51单片机部份 (4)3.5 显示电路 (4)4. 系统程序设计（软件部份） (5)4.1 测频软件实现原理 (5)4.2 软件流程图 (5)4.3 系统的仿真和调试 (6)4.4 系统的改善 (6)5. 总结与体会 (6)参考文献 (7)附录一：系统整体电路图 (8)附录二：系统整体程序.................................................................... 错误!未定义书签。

简易数字频率计的设计一摘要在电子技术中，频率是最大体的参数之一，而且与许多电参量的测量方案、测量结果都有十分紧密的关系，因此频率的测量就显得更为重要。

测量频率的方式有多种,其中电子计数器测量频率具有精度高、利用方便、测量迅速，和便于实现测量进程自动化等优势，是频率测量的重要手腕之一。

电子计数器测频有两种方式：一是直接测频法，即在必然闸门时刻内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。

直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。

传统的频率计通常采纳组合电路和时序电路等大量的硬件电路组成，产品不但体积较大，运行速度慢，而且测量范围低，精度低。

因此，随着对频率测量的要求的提高，传统的测频的方式在实际应用中已不能知足要求。

因此咱们需要寻觅一种新的测频的方式。

随着单片机技术的进展和成熟，用单片机来做为一个电路系统的操纵电路慢慢显示出其无与伦比的优越性。

因此本论文采纳单片机来做为电路的操纵系统，设计一个能测量高频率的数字频率计。

简易数字频率计设计报告目录一.设计任务和要求 (2)二.设计的方案的选择与论证 (2)三.电路设计计算与分析 (4)四.总结与心得..................................... 错误！未定义书签。

2五.附录........................................... 错误！未定义书签。

3六.参考文献....................................... 错误！未定义书签。

8一、 设计任务与要求1.1位数：计4位十进制数。

1.2.量程第一档 最小量程档，最大读数是9.999KHZ ，闸门信号的采样时间为1S. 第二档 最大读数是99.99KHZ ，闸门信号采样时间为0.1S.第三档 最大读数是999.9KHZ ，闸门信号采样时间为10mS.第四档 最大读数是9999KHZ ，闸门信号采样时间为1mS.1.3 显示方式（1）用七段LED 数码管显示读数，做到能显示稳定，不跳变。

（2）小数点的位置随量程的变更而自动移动（3）为了便于读数，要求数据显示时间在0.5-5s 内连续可调1.4具有自检功能。

1.5被测信号为方=方波信号二、设计方案的选择与论证2.1 算法设计频率是周期信号每秒钟内所含的周期数值。

可根据这一定义采用如图 2-1所示的算法。

图2-2是根据算法构建的方框图。

被测信号图2-2 频率测量算法对应的方框图 输入电路 闸门 计数电路 显示电路闸门产生整体方框图及原理频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。

被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。

时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。

被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。

周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。

简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。

本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。

设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。

计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。

第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。

比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。

第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。

第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。

完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。

以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。

数字频率计设计报告数字频率计设计报告一、设计目标本次设计的数字频率计旨在实现对输入信号的准确频率测量，同时具备操作简单、稳定性好、误差小等特点。

设计的主要目标是实现以下功能：1. 测量频率范围：1Hz至10MHz；2. 测量精度：±0.1%；3. 具有数据保持功能，可在断电情况下保存测量结果；4. 具有报警功能，可设置上下限；5. 使用微处理器进行控制和数据处理。

二、系统概述数字频率计系统主要由以下几个部分组成：1. 输入信号处理单元：用于将输入信号进行缓冲、滤波和整形，以便于微处理器进行准确处理；2. 计数器单元：用于对输入信号的周期进行计数，并通过微处理器进行处理，以得到准确的频率值；3. 数据存储单元：用于存储测量结果和设置参数；4. 人机交互单元：用于设置参数、显示测量结果和接收用户输入。

三、电路原理数字频率计的电路原理主要包括以下步骤：1. 输入信号处理：输入信号首先进入缓冲器进行缓冲，然后通过低通滤波器进行滤波，去除高频噪声。

滤波后的信号通过整形电路进行整形，以便于微处理器进行计数。

2. 计数器单元：整形后的信号输入到计数器，计数器对信号的周期进行计数。

计数器的精度直接影响测量结果的精度，因此需要选择高精度的计数器。

3. 数据存储单元：测量结果和设置参数通过微处理器进行处理后，存储在数据存储单元中。

数据存储单元一般采用EEPROM或者Flash 存储器。

4. 人机交互单元：人机交互单元包括显示屏和按键。

用户通过按键设置参数和查看测量结果。

显示屏用于显示测量结果和设置参数。

四、元器件选择根据系统设计和电路原理，以下是一些关键元器件的选择：1. 缓冲器：采用高性能的运算放大器，如OPA657；2. 低通滤波器：采用一阶无源低通滤波器，滤波器截止频率为10kHz；3. 整形电路：采用比较器，如LM393；4. 计数器：采用16位计数器，如TLC2543；5. 数据存储单元：采用EEPROM或Flash存储器，如24LC64；6. 显示屏：采用带ST7565驱动的段式液晶显示屏，如ST7565R。

简易数字频率计设计⽅案（单⽚机）楚雄师范学院本科⽣毕业论⽂题⽬：简易数字频率计设的计系<院）：xxx专业：电⼦信息科学与技术<⾮师范）学号：20081042110学⽣姓名：xxx指导教师： xxx 职称：副教授论⽂字数： 8206 完成⽇期： 2018 年 5 ⽉教务处印制楚雄师范学院物电系毕业论⽂原创性声明本⼈郑重声明：呈交的毕业论⽂“简易数字频率计的设计”。

是本⼈在xxx⽼师的指导下进⾏研究⼯作所取得的成果。

除了⽂中已经引⽤的内容外，本论⽂不含其他个⼈或集体已经发表或撰写过的研究成果。

对本论⽂的研究做出帮助的个⼈和集体，均已在论⽂中作了明确的说明并表⽰了谢意。

本声明的法律结果由本⼈承担。

毕业论⽂作者签名：xxx⽇期：2018年 5 ⽉ 19 ⽇⽬录摘要I关键词语IAbstractIKey wordsI前⾔1第⼀章频率计设计11.1频率计概要11.2发展动态11.3设计任务1第⼆章系统模块设计12.1整体设计12.2测频思路12.3模块分析1第三章硬件设计13.1主控模块13.2放⼤整形电路13.3分频设计13.4驱动显⽰1第四章软件设计14.1模块设计14.2中断服务14.3显⽰实现过程14.4量程转换14.5软件概述1第五章系统调试15.1硬件调试15.2软件调试15.3系统调试15.4误差分析1第六章总结1参考资料1致谢1附录1简易数字频率计的设计摘要：频率计作为⼀种基础测量仪器。

它主要由信号输⼊、放⼤整形、分频、单⽚机控制模块、驱动显⽰电路等组成。

本设计以STC80C51单⽚机作为控制核⼼，使⽤它内部的定时/计数器，实现对待测信号的频率的测量。

设计过程中，频率计采⽤外部10分频，以便测量1Hz~1MHz的信号频率，并且实现量程⾃动切换。

显⽰部分⽤74LS245驱动，使⽤四位共阳极数码管显⽰数据。

本设计采⽤单⽚机技术，使得设计具有很⾼的性价⽐和可靠性，改善了传统频率计的不⾜，它具有测量精度⾼、测量省时、价格便宜、使⽤⽅便等优点。

根据系统设计要求， 需要实现一个 4 位十进制数字频率计， 其原理框 图如图 1 所示。

主要由脉冲发生器电路、 测频控制信号发生器电路、 待测 信号计数模块电路、 锁存器、 七段译码驱动电路及扫描显示电路等模块组 成。

由于是4位十进制数字频率计， 所以计数器CNT10需用4个，7段显示译 码器也需用4个。

频率测量的基本原理是计算每秒钟内待测信号的脉冲个 数。

为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ， 一个计数使能信号输出端EN 、一个与EN 输出信号反 向的锁存输出信号 LOCK 和清零输出信号CLR 。

若CLK 的输入频率为1HZ ，则输出信号端EN 输出 一个脉宽恰好为1秒的周期信号， 可以 作为闸门信号用。

由它对频率计的 每一个计数器的使能端进行同步控制。

当EN 高电平时允许计数， 低电平时 住手计数，并保持所计的数。

在住手计数期间，锁存信号LOCK 的上跳沿 将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出 并稳定显示。

设置锁存器的好处是： 显示的数据稳定， 不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发 生器待测信号F_INLOCK锁存与译 码显示驱 动电路测频控制信 号发生电路CLR扫描控制数码显示清零信号而不断闪烁。

锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。

时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。

其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。

简易频率计课程设计报告一、课程目标知识目标：1. 理解频率的基本概念，掌握频率的定义及计算方法；2. 了解简易频率计的原理，学会使用简易频率计进行频率测量；3. 能够运用频率知识解释日常生活中的相关现象。

技能目标：1. 学会使用简易频率计进行实验操作，提高实验操作能力；2. 能够运用频率计算公式进行数据处理，提高数据分析能力；3. 通过小组合作，提高沟通协作能力。

情感态度价值观目标：1. 培养学生对物理实验的兴趣，激发学生的探究欲望；2. 培养学生严谨的科学态度，注重实验数据的准确性；3. 增强学生的环保意识，关注频率相关领域的科技发展。

本课程针对初中物理学科，结合学生年级特点，注重理论与实践相结合，提高学生的实验操作能力和数据分析能力。

在教学过程中，关注学生的个体差异，激发学生的学习兴趣，培养学生的团队合作精神。

通过本课程的学习，使学生能够掌握简易频率计的使用，并将其应用于实际生活中，达到学以致用的目的。

同时，注重情感态度价值观的培养，引导学生关注科学进步，提高学生的综合素质。

二、教学内容1. 频率基本概念：引入频率的定义，解释频率与周期的关系，阐述频率在实际应用中的重要性。

2. 简易频率计原理：介绍简易频率计的结构、工作原理及使用方法，结合教材相关章节，进行图文并茂的讲解。

3. 频率测量实验：组织学生进行简易频率计的实验操作，包括搭建实验装置、进行频率测量以及数据处理。

- 教材章节：第三章第三节《频率与振动》- 内容列举：频率的定义、频率与周期的关系、简易频率计的结构与原理、实验操作步骤。

4. 数据处理与分析：指导学生运用频率计算公式进行数据处理，分析实验结果，探讨影响频率测量结果的因素。

5. 课堂讨论与总结：针对实验过程中遇到的问题和现象，组织学生进行讨论，引导学生运用所学知识进行解释，总结实验经验和教训。

教学内容根据课程目标进行科学性和系统性的组织，注重理论与实践相结合。

在教学过程中，依据教材章节进行教学大纲的制定，明确教学内容的安排和进度，确保学生在掌握频率知识的基础上，能够顺利进行简易频率计的实验操作和数据分析。

数字频率计设计实验报告1.实验目的本实验旨在通过设计数字频率计的电路，使学生掌握数字电路的设计与运用，加深对计数器、分频器等数字电路的理解，同时熟悉数字电路及测量方法。

2.实验原理数字频率计的原理基于时间测量，将待测信号的周期或频率转化为时间或计数值，再转化为显示在数码管上的频率或周期。

其电路主要由时基、型切换及显示部分组成。

时基部分是实现数字频率计最核心的部分，具有准确的定频测量功能。

根据时基频率的稳定性，数字频率计还可分为光学时基式和晶体时基式，后者是目前数字频率计设计中较为主流和有效的方案。

型切换部分是将输入信号的周期或频率转化为电平，经一个比较器进行比较，输出脉冲后送到后端的计数器。

可分为一级型切换和两级型切换，一级型切换分频系数较小，能测量的频率范围较宽，但精度相对较低；两级型切换分频系数较多，能够实现更高的精度，但测量范围相对较窄。

显示部分主要由解码器、数码管、驱动器等构成，将计数器输出的数字部分经过解码器解码，以驱动数码管显示实际测量结果。

3.实验内容3.1电路设计本实验按照晶体时基式数字频率计的设计原理，设计一个简单的频率计电路。

时基部分采用简单的晶体振荡器电路，输入3V的电源电压，晶体振荡频率为6M，采用CD4066B型CMOS开关实现时填充寄存器与计数控制部分的切换。

型切换部分采用两级型切换，以加强精度，输入信号经过第一级分频后送到S1端，S1端接CD4066B的开关控制引脚，在S1位置上的6dB衰减电阻衰减输入信号再经过第二级分频后进入计数控制部分。

显示部分采用三片74LS47数码管显示器驱动芯片将数码转移至共阴数码管，选用CD4052B组成的位选开关循环驱动数码管。

3.2电路测试将方法频率计电路搭建完成后，接通电源，输入300Hz、3kHz、30kHz和300kHz的信号，观察数码管的测量结果。

并与示波器进行对比，计算相对误差。

4.实验结果通过实验测试，本设计可以稳定地测量300Hz至300kHz范围内的信号频率，并且测量误差相对较小。

模拟电子技术电路设计仿真作业简易数字频率计1.问题的重述数字频率既是一种十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号、方波信号、尖脉冲信号以及其他各种单位时间内变化的物理量，因此，它的用途十分广泛。

2. 频率计电路分析及设计设计要求：1.测量范围：0~9999Hz2.最大读数9999Hz,闸门信号的采样时间为1s3.采用4位数码显示4.输入信号最大幅值可以扩展设计原理：所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。

若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。

数字频率计测量频率的原理框图如下图。

其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率。

时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确的等于1s。

闸门电路由标准秒信号进行控制，当秒信号到来时，闸门开通，被测脉冲信号通过闸门送到级数译码显示电路。

秒信号结束时闸门关闭，计数器停止计数。

由于计数器记得的脉冲数N是在1s时间内的累计数，所以被测信号ui的频率为NHz。

脉冲形成电路脉冲形成电路是555电路构成的施密特触发器。

为了扩展被测信号的频率范围，输入信号u i先经过限幅器，再经过施密特触发器整形，当输入信号幅值较小时，限幅器的二极管截止，不起限幅作用。

图中电阻R3和R4的作用是将被测信号进行电平移动，因为555构成的施密特触发器的上触发电平U T+=(2/3)U CC，下触发电平U T−=(1/3)U CC。

输入信号的直流电平U IO应满足下列关系：(1/3)U CC<U IO<(2/3)U CC。

输入信号的幅度U im与直流电平幅度U IO和回差∆U T有关，一般来说，∆U T越小，对输入信号的幅度U im要求越小。

若取+U CC=+5V，则回差∆U T=1.67V。

若取U IO=2.5V，则取R3=R4=10kΩ，则输入信号的幅度U im=0.83V。

《EDA技术》课程设计报告题目：简易数字频率计专业：本组成员：简述随着数字电子技术的发展，频率测量成为一项越来越普遍的工作，因此测频计常受到人们的青睐。

目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现，然而单片机的时钟频率不高导致测频速度比较慢，并且在这种设计中，由于PCB版的集成度不高，导致PCB板走线长，因此难以提高计数器的工作频率。

为了克服这种缺点，大大提高测量精度和速度，我们可以设计一种可编程逻辑器件来实现数字频率计。

EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。

其设计的灵活性使得EDA技术得以快速发展和广泛应用。

以QUARTUSII软件为设计平台，采用VHDL 语言实现数字频率计的整体设计。

EDA技术已经广泛应用于模拟与数字电路系统等许多领域。

电子设计自动化是一种实现电子系统或电子产品自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。

EDA的一个重要特征就是使用硬件描述语言（HDL）来完成的设计文件，VHDL语言是经IEEE确认的标准硬件语言，在电子设计领域受到了广泛的接受。

1.设计概述1.1设计原理在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。

测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。

数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。