下载文档原格式
试题一（一）填空题1.RESET 信号到来后8088/86的CS 和IP 分别为_FFFF_H 和_0000_H 。
2. 在特殊全嵌套方式下，8259 可响应同级或高级中断请求。
3. CPU 与外设接口通过数据总线传送状态信号与命令信号。
4. 8255 有3 种工作方式, 其中方式2只允许A 口使用。
6. 外设端口的编址方式有I/O 端口独.立编址和I/O 端口与存储器统一编址。
8.8088/8086的AD7-AD0是地址数据复用引脚，在T1时传送__地址信号__。
9.8259A作为主片时其引脚CAS0-CAS2 的信息传送方向是_向外_。
10.RS-232C是适用于__数据终端设备DTE__和__数据通信设备DCE__间的接口。
（二）单选题1. 8086CPU寻址I/O端口最多使用(4)条地址线。
(1)8 (2)10 (3)12 (4)162. CPU执行IN指令时有效的信号组合是(1)。
(1)RD =0,IO/M =1 (2) RD =0,IO/M =0(3)WR =0,IO/M =1 (4) WR =0,IO/M =03.某计算机的字长是16位，它的存储器容量是64KB，若按字编址那么它的最大寻址范围是(2)。
(1)64K字(2)32K字(3)64KB (4)32KB4.某一SRAM芯片的容量是512×8位，除电源和接地线外，该芯片的其他引脚最少应为(4)根。
(1)25 (2)23 (3)21 (4)195.8088/8086的基本总线周期由(2)个时钟周期组成。
(1)2 (2)4 (3)5 (4)66.在8086系统中中断号为0AH，则存放中断向量的内存起始地址为(2)。
(1)0AH (2)28H (3)4AH (4)2AH7.采用两片8259A可编程中断控制器级联使用，可以使CPU 的可屏蔽中断扩大到(1)。
(1)15级(2)16级(3)32级(4)64级8.当IF=0，8088/8086CPU不响应(2)中断请求。
第2章指令系统及汇编语言程序设计一．选择题1．指令ADD CX，55H[BP]的源操作数的寻址方式是( D)。
(A) 寄存器寻址 (B) 直接寻址 (C) 寄存器间接寻址 (D) 寄存器相对寻址2．设(SS)=3300H，(SP)=1140H，在堆栈中压入5个字数据后，又弹出两个字数据，则(SP)=( A) 。
(A) 113AH (B) 114AH (C) 1144H (D) 1140H3．若SI=0053H，BP=0054H，执行SUB SI，BP后，则(C )。
(A) CF=0，OF=0 (B) CF=0，OF=1 (C) CF=1，OF=0 (D) CF=1，OF=14．已知(BP)=0100H，(DS)=7000H，(SS)=8000H，(80100H)=24H，(80101H)=5AH，(70100H)=01H，(70101H)=02H，指令MOV BX，[BP]执行后，(BX)=(D ) 。
(A) 0102H (B) 0201H (C) 245AH (D) 5A24H5．实模式下80486CPU对指令的寻址由( A)决定。
(A) CS，IP (B) DS，IP (C) SS，IP (D) ES，IP6．使用80486汇编语言的伪操作指令定义: VAL DB 2 DUP(1，2，3 DUP(3)，2 DUP(1，0)) 则在VAL存储区内前十个字节单元的数据是(D )。
(A) 1，2，3，3，2，1，0，1，2，3 (B) 1，2，3，3，3，3，2，1，0，1 (C) 2，1，2，3，3，2，1，0 (D) 1，2，3，3，3，1，0，1，0，17．下列四条指令都可用来使累加器清"0"，但其中不能清"进位"位的是(C ) 。
(A) XOR AL，AL (B) AND AL，0 (C) MOV AL，0 (D) SUB AL，AL8．若(AX)=96H，(BX)=65H，依次执行ADD AX，BX指令和DAA指令后，(AL)=( C)。
一、填空题(每空 1 分，共15 分)得分评阅人(i/oxiezhongduanhao)1.RESET信号到来后8088/86的CS和IP 分别为_FFFF_H 和_0000_H。
2. 在特殊全嵌套方式下，8259可响应同级或高级中断请求。
3. CPU与外设接口通过¬数据总线传送状态信号与命令信号。
4. 8255有3种工作方式, 其中方式2 只允许A口使用。
5. 有地址重迭现象的译码方式为部分译码和线选法。
6. 外设端口的编址方式有I/O端口独.立编址和I/O端口与存储器统一编址。
7.INT8253采用BCD码计数时，其最大计数值为__10000__，此时的计数初值为__0000__。
8.8088/8086的AD7-AD0是地址数据复用引脚，在T1时传送__地址信号__。
9.8259A作为主片时其引脚CAS0-CAS2的信息传送方向是_向外_。
10.RS-232C是适用于__数据终端设备DTE__和__数据通信设备DCE__间的接口。
二、单项选择题(每小题1分，共20分)得分评阅人1. 8086CPU寻址I/O端口最多使用( 4 )条地址线。
(1)8 (2)10 (3)12 (4)162. CPU执行IN指令时有效的信号组合是( 1 )。
(1) =0, =1 (2) =0, =0(3) =0, =1 (4) =0, =03.某计算机的字长是16位，它的存储器容量是64KB，若按字编址那么它的最大寻址范围是( 2 )。
(1)64K字(2)32K字(3)64KB (4)32KB4.某一SRAM芯片的容量是512×8位，除电源和接地线外，该芯片的其他引脚最少应为( 4 )根。
(1)25 (2)23 (3)21 (4)195.8088/8086的基本总线周期由( 2 )个时钟周期组成。
(1)2 (2)4 (3)5 (4)66.在8086系统中中断号为0AH，则存放中断向量的内存起始地址为( 2 )。
微机原理与接口技术复习题微机原理复习题一、填空题1.在8086CPU中，由于BIU和EU分开，所以_取指___和_执指___ 可以重叠操作，提高了CPU的利用率；2.8086CPU从偶地址访问内存1个字时需占用1个总线周期，而从奇地址访问内存1个字操作需占用 2个总线周期。
3.IBM-PC机中的内存是按段存放信息的，一个段最大存贮空间为64K字节。
4.8086微处理机在最小模式下，用M/IO来控制输出地址是访问内存还是访问I/O。
5.假设（DS）=2000H，（BX）=1256H，（SI）=528FH；位移量TABLE=20A1H，（232F7H）=3280H，（264E5H）=2450H，则执行指令JMP BX后，（IP）= 1256H ；执行指令JMP TABLE[BX]后，（IP）= 3280H ；执行指令JMP [BX][SI]后，（IP）= 2450H 。
6.数据段中有以下定义：ARRAY1 EQU 16HARRAY2 DW 16H请指出下面两条指令的寻址方式：MOV AX，ARRAY1；寻址方式立即数寻址方式。
MOV AX，ARRAY2；寻址方式直接寻址方式。
7.指令“AND AX，STR1 AND STR2”中，STR1和STR2是两个已赋值的变量，两个AND的区别是前一个AND是一个命令、后一个AND是一个运算符。
8.指令LOOPZ/LOOPE是结果相等或零发生转移的指令。
而指令LOOPNZ/LOOPNE则是结果不相等或不为零发生转移的指令。
9.串处理指令规定源寄存器使用SI，源串在DS段中；目的寄存器使用DI，目的串必须在ES段中。
10.8086CPU的9个标志位中，属状态标志的有___CF,PF,AF,SF,OF,ZF______。
11.中断类型码为6的中断向量一定存放在___4___个连续单元中，若其入口地址为3040:2010，则这四个单元中的具体内容依次为__10，20，40，30______ 。
微机原理及接口技术（第三版）习题及答案习题11.1微处理器和微型计算机的发展经历了哪些阶段？各典型芯片具备哪些特点? 【解答】经历了6代演变，各典型芯片的特点如表1-1所示。
1.2微型计算机的特点和主要性能指标有那些？【解答】除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本特点以外，还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻、功耗低、使用和维护方便等。
微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。
常用的微型计算机性能指标主要有：字长、主频、内存容量、指令数、基本指令执行时间、可靠性、兼容性、性能价格比等。
1.3常见的微型计算机硬件结构由哪些部分组成？各部分的主要功能和特点是什么？【解答】微型计算机硬件一般由微处理器、内存储器、外存储器、系统总线、接口电路、输入/输出设备等部件组成。
主要组成部件的功能和特点分析如下：（1）微处理器：是微型计算机的核心部件，由运算单元ALU、控制单元、寄存器组以及总线接口1微机原理及接口技术习题及答案部件等组成，其功能是负责统一协调、管理和控制系统中的各个部件有机地工作。
（2）内存储器：用来存放计算机工作过程中需要的操作数据和程序。
可分为随机存储器RAM和只读存储器ROM。
RAM存放当前参与运行的各种程序和数据，特点是信息可读可写，存取方便，但信息断电后会丢失；ROM用于存放各种固定的程序和数据，特点是信息固定不变，关机后原存储的信息不会丢失会丢^（3）系统总线：是CPU与其它部件之间传送数据、地址和控制信息的公共通道。
可分成数据总线DB、地址总线AB、控制总线CB。
（4）输入/输出接口电路：完成微型计算机与外部设备之间的信息交换。
由寄存器组、专用存储器和控制电路等组成。
（5）主机板：由CPU插座、芯片组、内存插槽、系统BIOS、CMOS、总线扩展槽、串行/并行接口、各种跳线和一些辅助电路等硬件组成。
第二章 1. 8086CPU内部由哪两部分组成？它们的主要功能是什么？答：8086CPU 内部由执行单元 EU 和总线接口单元 BIU 组成。
主要功能为：执行单元 EU 负责执行指令。
它由算术逻辑单元(ALU)、通用寄存器组、16 位标志寄存器(FLAGS)、EU 控制电路等组成。
EU 在工作时直接从指令流队列中取指令代码，对其译码后产生完成指令所需要的控制信息。
数据在 ALU 中进行运算，运算结果的特征保留在标志寄存器 FLAGS 中。
总线接口单元 BIU 负责 CPU 与存储器和 I ／O 接口之间的信息传送。
它由段寄存器、指令指针寄存器、指令队列、地址加法器以及总线控制逻辑组成。
2. 8086CPU 中有哪些寄存器？各有什么用途？答：8086CPU 内部包含4组16位寄存器，分别是通用寄存器组、指针和变址寄存器、段寄存器、指令指针和标志位寄存器。
（1）通用寄存器组 包含4个16位通用寄存器 AX 、BX 、CX 、DX ，用以存放普通数据或地址，也有其特殊用途。
如AX （AL ）用于输入输出指令、乘除法指令，BX 在间接寻址中作基址寄存器，CX 在串操作和循环指令中作计数器，DX 用于乘除法指令等。
（2）指针和变址寄存器 BP 、SP 、SI 和DI ，在间接寻址中用于存放基址和偏移地址。
（3）段寄存器 CS 、DS 、SS 、ES 存放代码段、数据段、堆栈段和附加段的段地址。
（4）指令指针寄存器IP 用来存放将要执行的下一条指令在现行代码段中的偏移地址。
（5）标志寄存器Flags 用来存放运算结果的特征。
3. 8086CPU 和8088CPU 的主要区别是什么？答：8088CPU 的内部结构及外部引脚功能与8086CPU 大部分相同，二者的主要不同之处如下：（1）8088指令队列长度是4个字节，8086是6个字节。
（2）8088的BIU 内数据总线宽度是8位，而EU 内数据总线宽度是16位，这样对16位数的存储器读/写操作需要两个读/写周期才能完成。
微型计算机原理与接口技术综合测试题一一、单项选择题 (下面题只有一个答案是正确的，选择正确答案填入空白处)1．8086CPU通过（1 ）控制线来区分是存储器访问，还是I/O访问，当CPU执行IN AL,DX指令时，该信号线为（ 2 ）电平。
（1） A. M/ B. C. ALE D. N/(2) A. 高 B. 低 C. ECL D. CMOS2．n+1位有符号数x的补码表示范围为（）。
A. －2n < x < 2nB. －2n ≤ x ≤ 2n -1C. －2n -1 ≤ x ≤ 2n-1D. －2n < x ≤ 2n3．若要使寄存器AL中的高4位不变，低4位为0，所用指令为（）。
A. AND AL, 0FHB. AND AL, 0FOHC. OR AL, 0FHD. OR AL 0FOH4．下列MOV指令中，不正确的指令是（）。
A. MOV AX, BXB. MOV AX, [BX]C. MOV AX, CXD. MOV AX, [CX]5．中断指令INT 17H的中断服务程序的入口地址放在中断向量表地址（）开始的4个存贮单元内。
A. 00017HB. 00068HC. 0005CHD. 0005EH6．条件转移指令JNE的条件是（）。
A. CF=0B. CF=1C. ZF=0D. ZF=17. 在8086/8088 CPU中，一个最基本的总线读写周期由（1 ）时钟周期(T状态)组成，在T1状态，CPU往总线上发（ 2 ）信息。
⑴ A. 1个 B. 2个 C. 4个 D. 6个⑵ A. 数据 B . 地址 C. 状态 D. 其它8. 8086有两种工作模式, 最小模式的特点是（ 1 ）,最大模式的特点是（ 2 ）。
⑴ A. CPU提供全部控制信号 B. 由编程进行模式设定C. 不需要8286收发器D. 需要总线控制器8288⑵ A. M/ 引脚可直接引用 B. 由编程进行模式设定C. 需要总线控制器8288D. 适用于单一处理机系统9.在8086微机系统的RAM 存储单元器0000H:002CH开始依次存放23H，0FFH，00H，和0F0H四个字节，该向量对应的中断号是( )。
三、填空题1.计算机是通过( 地址)、( 数据)、( 控制)总线把各个部件连接在一起，构成一个系统。
2.8086的数据总线是( 16 )位，地址总线是( 20 )位。
3.PC机主存储器中的基本存储单元的长度是( 字节)。
4.80486可访问8位、( 16 )、和( 32 )位的寄存器。
5.在微处理器的实地址方式下，段寄存器的作用是( 存放段基址)。
6.若一个数中含有3个“1”，则其奇偶标志为( 1 )。
7.80486工作在实模式下时，若需对堆栈区进行操作，其物理地址是由( SS )和( SP )组合产。
8.程序设计中使用的地址称为( 逻辑地址)，而CPU对存储器单元进行操作时使用的地址称为（物理地址)。
9.按存储器的分级原则，其容量最大的一级存储器成为( 外存)。
10.按存储器的分级原则，其速度最快的一级存储器成为( 寄存器)。
11.微机的主要性能指标中，字长是指( 一次能处理的二进制位数)。
12.微型计算机由( 软件)和( 硬件)两大部分组成。
13.上电复位时，若CPU的CS=0FFFFH，IP=0000H，则第一条指令从（FFFF0H）地方取14.8088与外部交换数据的总线宽度是( 8 )位，与寄存器组之间的数据总线宽度是( 8 )位，EU内部总线宽度是( 16 )位。
16.8086/8088将整个存储空间划分为许多逻辑段，每个逻辑段容量在( 64K )以内，各个逻辑段( 可以)相互重叠。
17.8086/8088中，某单元只能有一个( 物理)地址，但可以有多个(逻辑)地址。
18.如果对堆栈进行操作，则段基址来源于( SS ) ，偏移地址来源于( SP )。
19.某存储单元物理地址为32413H，则相对于段地址为3000H，其偏移地址为( 2413H ) ，若，它的偏移地址是1003H，则其段地址为( 3141H )。
20.在8086/8088系统中，所有读写存储器或I/O端口操作都是由( BIU（总线接口单元）) 通过系统总线完成的。
1.若SS=5310H，SP=0E30H，其物理地址为( 53F30H )。
3.指令由( 操作码) 和(操作数) 两个字段构成。
4.条件转移指令JNE的测试条件是( ZF=0 )。
5.若用指针（BP）访问存储器，则数据包含在( SS ) 段中。
6.若AX=1234H，SP=1000H，指令PUSH AX执行后AX=( 1234H)，SP=( 0FFEH)7.指令采用( 立即)寻址方式时操作数是在代码段中。
1.为保证动态RAM中的内容不消失，需要进行( 定时刷新)操作。
2.16K字节的存储芯片有( 14)根地址线，用它构成64K空间的存储器共需( 4 )片，与8位机相连时需地址译码器74LS138至少( 1)片，若要求该地址空间为连续的，则译码器的引脚A应接地址线( A14)，引脚B接地址线(A15)，引脚C接地址线(1或0)。
3. 随机存储器RAM主要包括( SRAM)和( DRAM)两大类。
4. 构成64K*8的存储系统，需8K*1的芯片( 64)片。
5. 某存储模块的容量为64K，它的起始地址若为20000H，则末地址应为( 2FFFFH)。
6. 某RAM芯片的存储容量是8K×8bit，则该芯片引脚中有几根地址线？几根数据线？如已知某半导体存储器芯片SRAM的引脚中有14根地址线和8根数据线，那么其存储容量应为（13根地址线，8根数据线;16KB）。
7. 某RAM芯片的存储容量是4K×8位，该芯片引脚中有（12根地址线）根地址线，（8根数据线）根数据线。
8. 某16位微机系统的地址总线为20位，其存储器中RAM的容量为128KB，首地址为80000H，且地址是连续的。
问可用的最高地址是( 9FFFFH)H。
9. 用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片（32）片，产生片选信号的地址至少需要（4）位。
10. 8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置（锁存器），为提高总线驱动能力，应配置（驱动器）。
11. 8086和8088的地址总线有（20）根，能寻址（1 ）MB的存储器空间。
12. 组成32M*8位的存储器，需要1M*4位的存储芯片共（64）片。
13. 8086CPU从偶地址中按字节读时，存储器数据进入数据总线的( 数据线低8位) ；从奇地址按字节读时，进入数据总线的( 数据线高8位)。
15. 某8086微处理器系统中设计了一个存储为128KB的SRAM存储器模块，约定该存储器模块的起始地址为80000H，则该存储器模块的末地址为( 9FFFFH ) 。
16. 设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是( 0BFFFH)。
1. 对I/O端口有两种编址方法，它们是( 独立)编址和( 统一)编址。
2. CPU从I/O接口中的（状态端口）获取外设的“准备就绪”或“忙/闲”状态信息。
3. 若要实现存储器与存储器、存储器与外设之间直接进行数据交换（不通过CPU）应采用的方法是（DMA）。
4. CPU与I/O接口间的信息一般包括( 数据信息，状态信息，控制信息三类。
5. 能支持查询传送方式的接口电路中，至少应该有( 状态)端口和( 数据)端口。
1. 类型码为（16H ）的中断所对应的中断向量存放在0000H：0058H开始的4个连续单元中，若这4个单元的内容分别为（80、60、50 ），则相应的中断服务程序入口地址为5060H：7080H。
2. CPU 在指令的最后一个时钟周期检测INTR引脚，若测得INTR 为（1）且IF为（1），则CPU在结束当前指令后响应中断请求。
3. 从CPU的NMI引脚产生的中断叫做（非屏蔽中断），他的响应不受（中断屏蔽寄存器）的影响4. 中断类型码为15H的中断，其服务程序的入口地址一定存放在（0054H ）四个连续的单元中，若这四个单元的的内容为：66H、50H、88H、30H，则其服务程序的入口地址为（3088:5066 ）。
5. 中断控制器8259A中的中断屏蔽寄存器IMR的作用是（禁止某些中断源中断）。
6. CPU响应可屏蔽中断的条件是CPU开中断、有中断源提出中断请求、CPU执行完现行执令后。
7. 在8086/8088微机系统中，INT 20H 指令中断向量存放在中。
0000H:0080H8. CPU在响应中断时，首先是保护?（断点），然后将中断服务程序入口地址送入（IP）。
9. 在8086/8088微机中，实现CPU关中断的指令是（CLI），实现开中断的指令是（STI）。
10. 如果CPU同时接收到中断请求和总线请求，则CPU应先响应( 总线请求)。
11. 当用8259A管理INTR中断时，要发出EOI命令结束中断是操作( OCW2)命令字。
12. 执行INT n指令时，其中断类型号由( CPU)提供，响应INTR时，中断类型号由(外部电路) 提供，响应NMI时，中断类型号由( CPU) 提供，执行BOUND指令时，中断类型号由( CPU)提供。
13. INTR、NMI均属于外中断，其中INTR被称为( 可屏蔽中断)中断，NMI被称为( 非屏蔽中断)中断14. 80486在实模式下，当某中断源的中断类型码为70H时，中断服务程序的偏移地址和段基址将分别填入( 001C2H)单元和( 001C0H)单元。
15. CUP复位时，由于( IF )被清零，使从INTR输入的可屏蔽中断不被响应16. 2片8259A级联可管理( 15)个可屏蔽中断。
17. INTR输入是( 高电平)有效。
18. 级连系统中，从8259A中的INT引脚应与主8259A的( IRi)连接。
19. ( 级连)时，使用8259A的CS2～CS0引脚。
20. 用二片8259A级连后，CPU的可屏蔽方式硬中断可扩充到( 15) 级。
21. 80486CPU的NMI引脚输入的中断请求称为( 非屏蔽)中断。
22. 8259有两种中断触发方式(电平触发)和(边沿触发)。
1. 若要可编程并行芯片8255A三个端口均作为输入口，则其方式选择控制字应为（10011011）。
2. 8255A的A端口有（三）种工作方式，它们分别是（基本输入/输出方式、选通输入/输出方式、双向方式）。
3. 8255A的三个端口中只有端口（C）没有输入输出锁存功能。
5. 8255A与CPU连接时，地址线一般与CPU的地址总线的（A0和A1）连接。
6. 8255A控制字的最高位D7 =（1）时，表示该控制字为方式控制字。
7. 8255A的端口A的工作方式是由方式控制字的（D6和D5）位决定。
8. 8255A的端口B的工作方式是由方式控制字的（D2）位决定。
9. 8255A的端口C按位置复位控制字的（D3D2D1）位用来指定端口C中置位/复位的具体位置10. 8255A的端口C按位置复位控制字的（D0）位决定对端口C的某一位置位或复位。
11. 8255A中包括两组控制电路，其中A组控制（端口A和端口C 的上半部分），B组控制（端口B和端口C的下半部分）。
12. Intel 8255A是一个（可编程的通用并行输入/输出）接口芯片。
13. 8255A内部具有（3）个输入/输出端口。
14. 8255A的每个端口的数据寄存器长度为（8）位。
15. 8255A中选通信号STB的功能是（通知CPU外设已将数据送至端口）16. 当8255A的A口、B口置成方式0，且作为输入口，C口输出口时，其控制字为（92H）。
1.传送ASCII码时，D7位为校验位，若采用奇校验在传送字符B的ASCII码42H时，其编码为( C2H) 。
2. 串行传送数据的方式有( 同步、异步)两种。
3. 串行通信中约定：一个起始位，一个停止位，偶校验，则数字“5”的串行码为(010*******)，数字“9”的串行码为( 010*******)。
4. 利用8251进行异步串行通讯，当设定传输速率为8400波特，传输格式为1个起始位，1个停止位时，每秒最多可传送的字节数是( 840)。
5. 串行接口传送信息的特点是( 按位)，而并行接口传送信息的特点是( 按字节)。
6. 在异步串行通信中，使用波特率来表示数据的传送速率，它是指( 每秒钟传送的二进制位数)。
7. Intel 8251A工作在同步方式时，最大波特率为( 64kbps、)；工作在异步方式时，最大波特率为( 19.2kbps)。
8. Intel 8251A工作在同步方式时，每个字符的数据位长度为( 5～8位)，停止位的长度为( 1位或1.5位或2位)。
9. Intel 8251A从串行输入线上接收好了一个字符后，将信号( RxRDY)置为有效。
