在XILINX中差分输入信号到单端信号的转换

基于A D 9914的多参数可控频率源设计曾超林,李希密,尹红波,王洪林(中国船舶重工集团公司第七二三研究所,江苏扬州225101)摘要:针对某型号捷变频脉冲雷达设备,设计了一种基于A D 9914的多参数可调节频率源㊂该组件不局限于单一波形,它支持正负线性调频㊁脉冲调制和相位编码,其中,中心频点㊁调频带宽㊁调频时间㊁重频等参数均可调节㊂测试结果表明该组件的指标性能优越,频率切换时间低于250n s ,杂散抑制达到75d B c ,1k H z 信号相噪在-120d B C /H z,可以满足雷达设备的应用㊂关键词:雷达设备;A D 9914;直接数字合成器中图分类号:T N 74 文献标识码:B 文章编号:C N 32-1413(2021)02-0115-06D O I :10.16426/j .c n k i .jc d z d k .2021.02.024D e s i g n o f a M u l t i -p a r a m e t e r C o n t r o l l a b l e F r e q u e n c yS o u r c e B a s e d o n A D 9914Z E N G C h a o -l i n ,L I X i -m i ,Y I N H o n g -b o ,WA N G H o n g-l i n (T h e 723I n s t i t u t e o f C S I C ,Y a n gz h o u 225101,C h i n a )A b s t r a c t :A i m i n g a t a c e r t a i n t y p e o f f r e q u e n c y a g i l e p u l s e r a d a r e q u i p m e n t ,a m u l t i -pa r a m e t e r a d -j u s t ab l e f r e q u e nc y s o u r c e i sde s i g n e d b a s e d o n A D 9914.T h e m o d u l e i s n o t l i m i t e d t o a s i n gl e w a v e -f o r m ,s u p p o r t s p o s i t i v e a n d n e g a t i v e l i n e a r f r e q u e n c y m o d u l a t i o n (F M ),pu l s e m o d u l a t i o n a n d p h a s e e n c o d i n g ,i n w h i c h p a r a m e t e r s s u c h a s t h e c e n t e r f r e q u e n c y p o i n t ,F M b a n d w i d t h ,F M t i m e ,r e p e t i t i o n f r e q u e n c y c a n b e a d j u s t e d .T e s t r e s u l t s s h o w t h a t t h e m o d u l e h a s a e x c e l l e n t pe rf o r m a n c e o f i n d e x ,f r e q u e n c y s w i t c h t i m e i s l e s s t h a n 250n s ,s p u r i o u s s u p pr e s s i o n r e a c h e s 75d B c a n d 1k H z p h a s e n o i s e i s -120d B c /H z ,w h i c h c a n m e e t t h e a p p l i c a t i o n o f t h e r a d a r e q u i p m e n t .K e y wo r d s :r a d a r e q u i p m e n t ;A D 9914;d i r e c t d i g i t a l s y n t h e s i z e r 收稿日期:202011050 引 言在现代雷达系统和电子对抗设备中,频率源起着无可比拟的作用㊂传统的频率合成器波形单一,参数不可调节,无法适应现代战场复杂多样的电磁环境,而基于现场可编程门阵列(F P G A )+直接数字频率合成(D D S )技术的D D S 设备具有参数可控制,发生方式简单,灵活多样等优点,能够快速实现复杂的波形发生系统[1]㊂D D S 是一种新型的频率合成技术,具有相对带宽大㊁频率转换时间短㊁分辨率高和相位连续性好等优点,较容易实现频率㊁相位以及幅度的数控调制,广泛应用于通信领域㊂基于D D S 的以上特点,选用A D I 公司的多功能集成芯片A D 9914完成了多参数可调节的频率源设计㊂1 硬件设计整个系统电路如图1所示,包括上位机㊁外部控制模块㊁F P G A 外围电路㊁A D 9914电路㊁时钟管理电路㊁低压差分信号(L V D S )驱动电路㊁电源管理㊁远程加载模块以及滤波电路㊂1.1 系统工作原理上位机软件使用R S 232串口实现计算机和外部控制模块的信息交换,它按照通信协议向控制模2021年4月舰船电子对抗A pr .2021第44卷第2期S H I P B O A R D E L E C T R O N I C C O U N T E R M E A S U R EV o l .44N o .2图1 系统结构框图块发送不同的指令,X i l i n x F P G A 加载A D 9914,从而使频率源处于合适的工作状态㊂外部控制模块采用I n t e l 公司的E P M 570T 144I 5作为主芯片,产生波形触发信号,负责通用异步收发传输器(U A R T )信号向串行外设接口(S P I )信号的转换,并将频率源的状态信号上报给上位机软件㊂为了保证信号传输成功并且降低信号之间的串扰,选用MA X 9122芯片将单端信号转成差分L V D S 信号,L V D S 在2根导线中都传输了电压,具有很好的抗干扰性㊂X i l i n x F P G A 型号为X C 6S L X 100,它工作时仅需3.3V 供电,供电方式简单,有利于模块的小型化㊂此外,B A N K 2同时支持低压T T L (L V T T L )和L V D S 2种电平标准,将外部输入的L V D S 信号接入B A N K 2,利用F P G A 内部输入缓冲器完成电平转换工作㊂由于F P G A 芯片一般不能掉电保持固件,因此需要外部F L A S H 存储F P G A 固件,在上电的时候再将固件配置到F P G A 中㊂同时,使用了1片远程加载芯片,它采用封装内系统(S I P )技术集成了单片机和千兆以太网物理层,将J T A G 链路转换成网口信号,可以远程升级代码,具有体积小㊁易于远程维护升级等突出优势,极大降低了外场试验㊁微波暗室等条件下雷达整机调试的难度㊂温度传感器型号为D S 18B 20,测温精度达到0.1ħ,测温范围在-70ħ~+150ħ之间㊂D S 18B 20采用单一数字总线通信,仅需使用一个输入/输出(I O )资源,便能实现环境温度的监测㊂1.2 D D S 原理A D 9914内部的D D S 结构如图2所示㊂图2 D D S 基本结构图由图2可知,D D S 主要由相位累加器㊁相位调制器㊁波形数据表以及D /A 转换器组成㊂相位累加器由N 位加法器与N 位寄存器构成,它输出的数据就是合成信号的相位㊂相位累加器的溢出频率就是D D S 输出的信号频率㊂用相位累加器输出的数据作为波形存储器的相位采样地址,这样就可以把存储在波形存储器里的波形采样值经查表找出,完成相位到幅度的转换,并通过在采样点序号上加一个相位控制字实现相位的调整,最后由波形存储器输出数据,并由幅度控制字调节数据大小㊂波形存储器的输出数据送到D /A 转换器,由D /A 转换器将数字信号转换成模拟信号输出㊂若D D S 的时钟频率为F c l k ,频率控制字为1,则输出频率F o u t =F c l k/2N,这个频率是1个基频㊂若设频率控制字为B ,B 只能是整数,且有以下公式:B =2N㊃F o u t F c l k(1) 理论上由以上3个参数就可以得出任意频率和幅度的输出波形,且可得到频率分辨率由时钟频率和累加器的位宽决定㊂参考时钟频率越高,累加器位数越多,输出频率分辨率越高㊂611舰船电子对抗第44卷1.3 A D9914工作方式A D9914共有5种工作模式[2-3],本文使用了并行数据端口模式㊁P R O F I L E调制模式和数字斜坡调制模式㊂在并行数据端口模式中,D D S的控制参数直接由32位并行端口调制,功能引脚F0~F3定义了32位并行端口控制D D S的哪个参数㊂此种模式适用于相位编码信号的产生㊂在P R O F I L E调制模式中[4],D D S控制参数直接由32位并行端口控制,利用外部P R O F I L E控制引脚P S0~P S2选择整机想要的P R O F I L E,实现对D D S控制参数的调制㊂若需要对幅度参数进行调节,需要开启外部输出幅度键控引脚O S K㊂此种模式适用于脉冲调制,当不需要输出波形时,配置幅度控制字对应的P F O F I L E为最小值;当需要输出波形时[5-9],配置幅度控制字对应的P F O F I L E为最大值㊂在数字斜坡模式中,D D S控制参数由数字斜坡发生器D R G直接提供,斜坡发生参数由并行I O端口控制,它控制着斜坡的上升和下降斜率㊁斜坡上下限值㊁上升和下降的步长和步率㊂通过并行编程方式对A D9914内部寄存器进行配置,即可控制D R G 的各种参数[10]㊂选用数字斜坡模式中的非驻留斜坡高位和非驻留斜坡低位产生正负线性调频信号㊂在非驻留斜坡高位模式中,斜坡方向引脚D R C T L正向转换时,启动正斜坡斜率,在达到上限值之前会始终以正斜率斜坡输出,达到上限值之后会立即跳转到下限值,如果工作参数不变,D R G会始终保持该限值输出㊂非驻留斜坡低位工作方式与高位类似,这里不做赘述㊂利用非驻留斜坡和P R O F I L模式,能够实现线性调频脉冲信号的发生㊂2软件设计采用V e r i l o g H D L硬件描述语言,并借助X i l-i n x公司I S E14.7开发软件完成了代码编写,软件框架按功能划分为3个部分,包括报文接收模块㊁报文处理模块以及波形发生模块,其结构如图3所示㊂图3软件基本结构图2.1报文接收模块频率源和外部控制模块之间采用L V D S进行时钟信号㊁触发信号的传输㊂本设计采用X i l i n x公司提供的原语将差分信号转换成单端信号,实现输入信号的缓冲㊂使用I B F G D S将差分时钟信号G C L K_P,G C L K_N转换成单端信号,再用B U F G实现时钟信号的全局缓冲,使它的时钟延迟和抖动最小;使用I B F D S将差分触发信号T R I转换成单端信号㊂整个频率源系统主时钟的频率为120MH z,为了确保系统的稳定性,需要对全局时钟进行约束,在I S E的U C F文件中添加时序约束语句:T I M E S P E CT S_C L K_P=P E R I O D C L K_P 120MH zH I G H50%㊂S P I模块用于向外部发送频率源状态信息,并接收单端S P I报文信号㊂本设计采用右移操作实现S P I数据的接收:首先定义一个256位的寄存器R x_D a t a_R e g[255ʒ0],当片选信号C S为低时,开始接收数据,时钟信号S C K的下降沿每来1次,将数据{MO S I,r x d_d a t a_r e g[255ʒ1]}整体右移1次,当C S为高时,将R x_D a t a_R e g赋值给R x_D a t a,更新一次接收到的报文数据,并将R x d_F l a g置高㊂2.2报文解析模块报文解析模块将报文信息解析,得到报文头㊁频711第2期曾超林等:基于A D9914的多参数可控频率源设计率源的频点信息F r e㊁工作模式信息M o d e和校验以及报文尾,和校验为所有字节相加并加1,如果和校验正确,则将报文信息发送给下级A D9914模块㊂2.3波形发生模块波形发生模块是整个软件设计的核心部分,它包括波形参数模块㊁相位参数模块㊁A D9914模块和数据匹配模块㊂其中,波形参数模块使用了F P G A 内部的查找表,它寄存了不同工作模式下D D S的各种调制参数,包括调频时间t F M㊁调频带宽B F M㊁数字斜坡下限值N D L I M㊁数字斜坡上限值N U L I M㊁数字斜坡频率步进s S T E P和时间步进s T I M E,参数值均根据M o d e样式来设置㊂为了保证线性调频的效果,这里按照最小数字斜坡时间步进调节,即s T I M E固定为1,其余数字斜坡参数计算公式如下:N U L I M=(F0+B F M/2)㊃1491308(2)N D L I M=(F0-B F M/2)㊃1491308(3)s S T E P=B F M㊃f s y s c l kt F M㊃24(4)式中:F0为中心频点;f s y s c l k为A D9914参考时钟频率㊂P h a s e_R o m模块存储了伪随机相位编码,这里使用E X C E L产生512位伪随机相位编码,调用I S E 里的B l o c k M e m o r y G e n e r a t o r I P核,将其设置成单端口只读存储器(R OM),并且设置R OM的深度和数据位宽与C o e文件对应,将C o e文件添加至此单端口R OM㊂A D9914模块根据输入的频点信息㊁工作模式㊁调频带宽㊁调频时间㊁重频等信息,配置A D9914的内部寄存器,使其输出对应的波形㊂A D9914模块包含了多波形发生器的加载,其中波形样式分为点频㊁正线性调频㊁负线性调频㊁相位编码4类,每类波形均对应1个线性序列机㊂根据线性序列机的思想,使用1个计数器不断计数,每个计数值都会对应1个时间,该时间符合操作信号的时间刻,并对该信号进行操作,从而完成A D9914内部寄存器的加载,下面将以正线性调频为例,介绍A D9914寄存器的配置流程㊂(1)地址0x0F:使能自动数模转换器(D A C)校准,触发内部校准程序,从而优化D A C内部时序的建立和保持时间,校准失败会影响功能和性能,因此校准时间需要满足一定条件:t c a l=531840f s (5)式中:f s为A D9914参考时钟频率㊂(2)地址0x01:对输出幅度调制时,需要置位外部O S K使能和O S K使能㊂(3)地址0x05:并行端口的频率㊁相位和幅度会通过不同的路径传达给D D S内核,导致不同的传播延迟,因此,本文调制多余1个参数时需要置位匹配延迟使能位,从而均衡并行端口至D D S内核的每个D D S参数㊂此外,还需置位S Y N C_C L K,它是并行端口的数据时钟,同时还作为F P G A的输入时钟㊂(4)地址0x07:使能数字斜坡非驻留高位㊂在数字斜坡非驻留高位操作期间,D R C T L引脚正向转换时,会启动正斜率斜坡,频率到达上限值时,D R G会自动掉到下限值㊂(5)地址0x11:设置数字斜坡下限值低16位㊂(6)地址0x13:设置数字斜坡下限值高16位㊂(7)地址0x15:设置数字斜坡上限值低16位㊂(8)地址0x16:设置数字斜坡上限值高16位㊂(9)地址0x19:设置数字斜坡频率步进低16位㊂(10)地址0x1B:设置数字斜坡频率步进高16位㊂(11)地址0x21:设置数字斜坡速率㊂其余波形样式寄存器加载方式与此方式类似,这里不做赘述㊂将功能引脚F0~F3配置为全0,通过并行编程实现对A D9914寄存器的加载,写入时序图如图4所示㊂其中A[7ʒ0]为寄存器地址,D[7ʒ0]为需要写入的数据,WR 为写使能,满足一定的时序关系之后,即可完成任意寄存器每一字节的写操作㊂此外,D a t a_D i r模块用于匹配设置32位并行端口,若i d为高电平,则将D a t a32[31ʒ0]直接赋值给D D S[31ʒ0],适用于并行数据端口模式和P R O F I L E调制模式㊂i d为低电平时,则D a t a32[31ʒ0]={P_d a t a[15ʒ0],A d d r[7ʒ0],5'd0,w r,2'b11},适用于数字斜坡调制模式,所以这里i d设置为低电平㊂所有的寄存器配置完成后,并行端口数据并不会发送给D D S内核,需要置位I O U P D A T E引脚,数据才会发送到D D S内核㊂当外部控制设备的同步触发脉冲T R I来临之后,将D R C T L引脚由0置为1,保持至少2个周期之后再置为0,并使能幅度811舰船电子对抗第44卷图4 并行编程写入时序图控制引脚O S K ,A D 9914开始输出,当满足调制时间之后,将O S K 管脚拉低,A D 9914停止输出,1次调制周期结束,系统等待下一个同步触发脉冲的到来㊂3 测试结果使用频谱仪和示波器对实物进行最终测试,测试过程及结果如图5~图8所示㊂图5是频率切换时间,切换时间小于250n s ㊂图6是150MH z 连续波,在100MH z 窄带内杂散抑制达到75d B c ㊂图7和图8分别是5MH z 带宽和20MH z 带宽的线性调频信号㊂图5频率切换时域图图6 150MH z连续波实测图图7 5MH z 带宽线性调频实测图图8 20MH z 带宽线性调频实测图4 结束语介绍了一种基于D D S 的多参数可调频率源,并对其工作原理进行分析,测试结果表明该频率源具有较低的杂散,并且能够实现单频㊁正负线性调频㊁脉冲调制等多波形输出㊂本组件采用D D S 技术,集成度高,性能优越,易于装配和调试,具有广阔的应用前景㊂参考文献[1] 赵腊,祁全,张俊.基于高速芯片9914的信号产生方法[J ].雷达与对抗,2015,39(4):2932.911第2期曾超林等:基于A D 9914的多参数可控频率源设计[2]胡茂海,蒋鸿宇,严俊,等.基于A D9910的多通道信号发生器[J].信息与电子工程,2012,10(1):7781.[3]刘韬.基于D D S的频率源设计与实现[J].电子科技,2013,26(1):5658.[4]张萧.微波D D S频率源技术研究[D].成都:电子科技大学,2013.[5]孟秉林,侯文,刘杏娟.D D S仿真模型的建立[J].山西电子技术,2013(4):5270.[6]任艳玲.基于A D9850的多功能信号源设计[J].电子科技,2015,28(6):179183.[7]陈翘.宽带频率源的研制[D].南京:东南大学,2015.[8] A n a l o g D e v i c e I n c.A D9910d a t a s h e e t[M].N o r w o o d:A n a l o g D e v i c e I n c,2012.[9]喻峰.基于F P G A的低相噪D D S的设计与实现[D].哈尔滨:哈尔滨工业大学,2007.[10]刘韬.基于D D S的频率源设计与实现[J].电子科技,2013,26(1):5658.(上接第103页)通过I O量与多种被控元件如接近开关㊁水平传感器等建立连接,通过C A N总线建立与伺服电机的连接从而接收伺服电机各项反馈量并向其下达控制指令,各被控元件及伺服电机结合传动结构件集成为雷达伺服系统,系统组成图如图6所示㊂图6系统组成图系统上电后,打开串口界面,搜索串口端口号,建立串口连接㊂通过数据采集,接收到伺服电机电压为380V,通过加载使能,给定相应速度,收集并绘制伺服系统某关节部分位置曲线,曲线显示其完成循环往复运动,与实际运动状态拟合㊂同时,调试系统采集到各被控元件的状态信息,并通过伺服调试系统界面的各点灯模块加以显示㊂经分析,本系统实时采集了被控元件的状态信息,并绘制了相应变量的状态曲线,通过参数调整和指令下达模块可以实时改变输出变量的状态从而实现控制被控元件的功能㊂系统简单明了,操作简易,适合伺服调试人员现场调试㊂系统调试界面如图7所示㊂通过实际应用可以发现,本系统信息显示和人工操作完全可以满足雷达伺服系统调试的需要㊂图7雷达伺服调试系统界面5结束语本文通过Q T平台设计了一款用于雷达伺服系统调试的系统,该系统包含了伺服系统常用的参数设定㊁通信方式和状态显示,极大简化了伺服调试人员调试过程㊂此外,该系统性能稳定且价格低廉,具有一定的发展前景㊂参考文献[1]汪洋,李垚,黄鲁.基于Q T和O p e n C V的无线视频监控系统[J].微型机与应用,2015,34(10):6769.[2]吴俊杰,谭勇.基于A R M l i n u x平台的Q t/e自定义键盘实现[J].中国水运,2011(2):7072. [3]杨柳,庞和明,姜琳颖.嵌入L i n u x及S Q L i t e数据库在智能监控中的应用研究[J].微计算机信息,2010,26(24):65-67.021舰船电子对抗第44卷。

运放单端转差分电路介绍运放单端转差分电路是一种常见的电路设计，用于将单端信号转换为差分信号。

本文将详细介绍运放单端转差分电路的原理、应用以及设计要点。

原理单端信号是指信号的两个极性之间存在一个参考点，而差分信号是指信号的两个极性之间不存在参考点，两个信号的极性相反。

运放单端转差分电路通过运放的差分输入端将单端信号转换为差分信号。

应用运放单端转差分电路在实际应用中具有广泛的用途，例如： 1. 传感器信号放大：将传感器输出的微弱信号放大，并转换为差分信号，以提高信号的抗干扰能力。

2. 音频信号处理：将音频信号转换为差分信号，以增强音频信号的动态范围和信噪比。

3. 差分放大器设计：用于放大差分信号并提供高共模抑制比。

设计要点设计运放单端转差分电路需要注意以下几个要点： 1. 选择合适的运放：根据应用需求选择合适的运放，考虑其增益、带宽、输入偏置电流等参数。

2. 输入电阻匹配：为了保证电路的性能，需要将单端信号输入端的电阻匹配至差分输入端，以减小共模电压的影响。

3. 偏置电流抵消：运放的输入端存在偏置电流，需要通过合适的电路设计进行抵消，以减小对差分信号的影响。

4. 噪声抑制：通过合适的滤波电路设计，减小对信号的噪声干扰。

设计示例下面是一个简单的运放单端转差分电路设计示例： 1. 选择运放：选择一个带宽适当、增益高、输入偏置电流低的运放。

2. 输入电阻匹配：通过串联电阻将单端信号输入端的电阻匹配至差分输入端，以减小共模电压的影响。

3. 偏置电流抵消：使用一个差分放大器电路，通过调整电阻值和电流源，将运放的输入端偏置电流抵消至最小。

4. 噪声抑制：可以在输入端添加一个低通滤波器，以减小对信号的噪声干扰。

总结运放单端转差分电路是一种常见的电路设计，可以将单端信号转换为差分信号。

在设计过程中，需要注意选择合适的运放、进行输入电阻匹配、偏置电流抵消和噪声抑制。

通过合理的设计，可以实现高质量的信号转换和增强。

FPGA使⽤LVDS差分信号的⼀些注意事项最近在调试⼀个LVDS的屏显功能，涉及到了⼀些LVDS的东东，简单地整理如下，后续会再补充。

（1）对于altera FPGA（CYCLONE III）1、对于作为LVDS传输的BANK必须接2.5V的VCCIO；2、左右BANK（即1/2/5/6 BANK）的LVDS发送差分对信号⽆需外接匹配电阻，⽽上下BANK（即3/4/7/8 BANK）则需要，如果硬件⼯程师忘了，还可以在FPGA的IO引脚分配时⾥加端接电阻设置；3、分配管脚时，左右BANK的LVDS差分信号脚在IO分配时选择的IO电平标准是LVDS，⽽上下BANK的LVDS差分信号脚在IO分配时选择的IO电平标准是LVDS_E_3R；4、分配管脚时，只要指定LVDS信号的p端（+）,则n端（-）会⾃动分配。

在verilog代码中只要⼀个信号接⼝即可，⽆需在代码中定义⼀个差分对接⼝；5、在altera FPGA内使⽤的LVDS收发IP核是altlvds_rx和altlvds_tx，相应的IP使⽤说明在megawizard⾥有。

（2）对于xilinx FPGA区别altera的地⽅在于⾸先在Verilog的代码⾥，xilinx的LVDS信号需要定义⼀对差分对信号，通过xilinx的原语进⾏差分对转单端或者单端转成差分对信号。

另外在IO引脚分配时，xilinx的电平标准都是⼀样的，⽐如都是LVDS_33。

下图1是altera下的LVDS信号引脚分配，可见⽤户只需要分配p端(+)引脚即可。

图1 altera LVDS引脚分配情况下图2是xilinx的LVDS信号引脚分配，xilinx的LVDS引脚区分p端和n端。

当然在vivado下引脚分配可以只分配P端脚号，N端脚号会⾃动分配。

⽽在代码⾥都需要写明差分对信号，再通过原语转成单端信号。

图2 xilinx下LVDS的引脚分配情况By 我有风⾐~~。

FPGA⾼速ADC接⼝实战——250MSPS采样率ADC9481⼀、前⾔ 最近忙于硕⼠毕业设计和论⽂，没有太多时间编写博客，现总结下之前在某个项⽬中⽤到的⼀个⾼速ADC接⼝设计部分。

ADC这⼀器件经常⽤于⽆线通信、传感、测试测量等领域。

⽬前数字系统对⾼速数据采集的需求与⽇俱增，本⽂使⽤了⽶联客的⼀款速率较⾼的AD/DA模块ADQ9481来阐述利⽤FPGA设计⾼速ADC接⼝的技术要点。

⼆、ADC硬件特性分析 ⾸先必须通过datasheet分析其核⼼参数、接⼝定义和时序要求。

ADC9481的采样率为250MSPS，精度8bit。

其原理结构图如下： 主要引脚说明： CLK+-：差分时钟输⼊，信号频率为250MHz VIN+-：模拟信号输⼊，范围是1Vpp VREF：电压参考输⼊/输出，这⾥使⽤内部固定参考电压模式 SENSE：参考模式选择 D7A~D0A：通道A数字信号输出 D7B~D0B：通道B数字信号输出 DCO+-：数字差分时钟输出，信号频率为125MHz S1：数据格式选择，该接⼝电压决定数格式时原码还是补码 PDWN：低功耗选通 接下来看看接⼝时序： 很容易看出A和B两个数字输出通道是交替输出的，通道A在DCO+上升沿输出，B在DCO-上升沿输出。

DCO+-的频率仅是采样率250MHz的⼀半，也就是降低了对数字系统处理速率的要求。

三、ADC接⼝设计　根据上述时序关系可知，FPGA端需要在DCO+上升沿采集通道B数据，在DCO-上升沿采集通道A数据。

并且由于在DCO+-同⼀变化沿时刻，通道A为前⼀个数据，因此要注意数据的采集顺序。

这类数据采集的普遍做法是将数据存⼊到RAM中，然后利⽤本地时钟同步。

具体⽅法是：按照两通道的数据顺序对数据进⾏拼接，之后缓存到异步FIFO中。

本地PLL⽣成的125MHz时钟作为读侧和后续处理时钟信号。

这⾥就要利⽤Xilinx FPGA的“原语”中的IBUFDS+BUFG，依次是差分输⼊缓冲器和全局缓冲器。